- 专利标题: 基于FPGA的并行哈希连接加速方法及系统
-
申请号: CN202110792999.8申请日: 2021-07-14
-
公开(公告)号: CN113468181A公开(公告)日: 2021-10-01
- 发明人: 方健 , 徐实 , 张拥军 , 张光达 , 王会权 , 黄安文 , 温家辉 , 张鸿云
- 申请人: 中国人民解放军军事科学院国防科技创新研究院
- 申请人地址: 北京市丰台区东大街53号
- 专利权人: 中国人民解放军军事科学院国防科技创新研究院
- 当前专利权人: 中国人民解放军军事科学院国防科技创新研究院
- 当前专利权人地址: 北京市丰台区东大街53号
- 代理机构: 北京奥文知识产权代理事务所
- 代理商 张文
- 主分类号: G06F16/22
- IPC分类号: G06F16/22 ; G06F16/27 ; G06F16/23
摘要:
本发明公开了一种基于FPGA的并行哈希连接加速方法及系统,包括:在哈希连接的构建阶段的每个设定周期,从第一数据表中读取多个元组数据,利用预划分函数计算每个元组数据对应的分区号,将每个元组数据引导到对应的分区中,从每个分区中读取一个元组数据构建哈希表和链表;在哈希连接的探测阶段的每个设定周期,从第二数据表中读取多个元组数据,利用预划分函数计算每个元组数据对应的分区号,将每个元组数据引导到对应的分区中,从每个分区中读取一个元组数据探测匹配构建阶段构建的哈希表和链表,其中,哈希连接的构建阶段和探测阶段均在FPGA内部完成。本发明能够使得各个分区之间的元组对哈希表的访问不存在地址冲突,实现并行处理多个元组的能力。
公开/授权文献
- CN113468181B 基于FPGA的并行哈希连接加速方法及系统 公开/授权日:2022-10-11