-
公开(公告)号：CN112306782B
公开(公告)日：2022-04-26
申请号：CN202011327004.2
申请日：2020-11-24
IPC分类号： G06F11/22
摘要： 本发明公开了一种面向调测试的操作系统内核引导与加载硬件及方法，本方法通过利用设置的存储单元、外设辅助接口和特殊寄存器，实现并设置四种互为备份且优先级可调整的实时操作系统内核引导和加载模式，根据设定优先级顺序执行四种实时操作系统内核引导和加载模式中的一种或以上，直至完成操作系统内核引导和加载。本发明的面向调测试的操作系统内核引导与加载硬件及方法可以对片上系统设计定型前的系统启动过程进行辅助调测和验证，能够容忍单一途径启动操作系统内核失败时导致的系统状态异常，且可以复用片上系统已有的外设接口，额外硬件开销小。
-
公开(公告)号：CN112256330A
公开(公告)日：2021-01-22
申请号：CN202011209184.4
申请日：2020-11-03
摘要： 本发明公开了一种用于加速数字信号处理的RISC‑V指令集扩展方法，用于构建用于数字信号处理的RISC‑V指令集，包括：根据数字信号处理的算法类型，确定用于数字信号处理的扩展指令的操作类型集合；根据处理器架构，设置扩展指令的操作数类型；根据数字信号处理的精度运算特点，设置扩展指令的数据处理模式；对扩展指令的操作类型集合、操作数类型和数据处理模式进行组合，构建扩展指令子集；根据RISC‑V指令集的指令格式，对扩展指令子集进行编码，构建用于数字信号处理的RISC‑V指令集。本发明的方法能够克服现有RISC‑V指令集应用于数字信号处理时，存在的运算类型欠缺、数据宽度灵活性和数据结果精度不足问题，提高处理器在进行数字信号处理时的性能。
-
公开(公告)号：CN111339731B
公开(公告)日：2021-01-08
申请号：CN202010068805.5
申请日：2020-01-21
IPC分类号： G06F30/398 , G06F30/331
摘要： 一种面向SoC的FPGA验证平台，所述验证平台包括：上位机和FPGA；所述上位机通过串口与FPGA连接；所述FPGA包括片上验证逻辑，待验证SoC与所述FPGA的片上验证逻辑连接，并烧录在所述FPGA上；所述上位机用于通过串口向FPGA的片上验证逻辑发送指令序列，并读取FPGA的片上验证逻辑返回的响应信号，根据所述响应信号对待验证SoC进行验证；所述FPGA的片上验证逻辑用于根据所述上位机发送的指令序列，生成对待验证SoC的测试激励，并采集待验证SoC的响应信号，发送给上位机。本发明提供的技术方案不需要在待验证SoC上挂接真实的外设，适应各种SoC测试验证场景，可复用性高。
-
公开(公告)号：CN111815410A
公开(公告)日：2020-10-23
申请号：CN202010644877.X
申请日：2020-07-07
摘要： 本发明公开了一种基于选择性邻域信息的商品推荐方法，该方法包括：获取目标用户的兴趣偏好；获取商品的属性特征；获取与商品有过历史评分记录的所有用户，将所有用户作为目标用户在商品下的邻域信息并确定其兴趣偏好；确定目标用户与邻域信息中每个用户的兴趣偏好的相似性；对邻域信息的兴趣偏好进行融合以得到目标用户的邻域特征信息；确定邻域特征信息的可用性；获取基于邻域信息的目标用户特征信息；获取目标用户对商品的预测评分；选择预测评分最大的若干个商品推荐给目标用户。本发明的方法将邻域信息当作一种辅助信息，自动过滤出相似邻域信息，捕获用户与其邻域信息之间兴趣偏好的一致性，能够有效缓解数据稀疏性问题，显著提高推荐精度。
-
公开(公告)号：CN111782563A
公开(公告)日：2020-10-16
申请号：CN202010555126.0
申请日：2020-06-17
IPC分类号： G06F13/32 , G06F13/366 , G06F9/30 , H04N5/77
摘要： 本发明涉及一种用于RISC-V微控制器的DVP控制器系统，包括：所述系统包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器的控制模块；该方案精简、合理的设计了控制状态寄存器子系统，能够有效提高内核配置和使用DVP控制器的效率，有利于RISC-V微控制器系统的面积、功耗和成本的控制。
-
公开(公告)号：CN116561310A
公开(公告)日：2023-08-08
申请号：CN202310373551.1
申请日：2023-04-10
摘要： 本发明公开了一种基于多任务协同学习的文本情感分析方法，包括：获取待测文本，确定待测文本对应的嵌入式特征向量；对嵌入式特征向量进行处理，获取对应于方面术语提取的第一词组卷积特征向量和对应于方面类别检测的第二词组卷积特征向量；根据第一词组卷积特征向量和第二词组卷积特征向量，获取第一共享特征向量和第二共享特征向量；根据词组卷积特征向量和共享特征向量，获取词组的第一专有特征向量和隐特征向量；对第一共享特征向量和词组的隐特征向量进行处理，获取第二专有特征向量；根据词组的第一专有特征向量确定方面术语提取的预测结果，根据第二专有特征向量确定方面类别检测的预测结果。本发明能提高方面术语提取和方面类别检测精度。
-
公开(公告)号：CN111666410B
公开(公告)日：2022-01-28
申请号：CN202010473656.0
申请日：2020-05-29
摘要： 本发明公开了一种商品用户评论文本的情感分类方法及系统，该方法包括：获取一个商品用户评论文本，对文本对应用户的行为特征和商品的属性特征间的交互进行建模，获取用户与商品的交互信息；确定评论文本的语义信息；确定商品的其余评论本文对应的其余用户的行为特征，确定用户与其余用户间的行为特征相似性，选择与用户的行为特征相似性最大的若干个用户对应的评论文本作为辅助文本，确定辅助文本的语义信息；获取评论文本的融合语义信息；基于融合语义信息和用户与商品的交互信息，确定评论文本的情感类别。本发明的方法及系统在评论文本的基础上结合用户的行为特征、商品的属性特征和辅助文本，进行评论文本的情感分类，能显著提高分类精度。
-
公开(公告)号：CN113836054A
公开(公告)日：2021-12-24
申请号：CN202111004634.0
申请日：2021-08-30
IPC分类号： G06F12/1036 , G06F12/1009 , G06F12/0882 , G06F9/50
摘要： 本发明公开了一种用于GPU的内存页管理方法和内存页转换方法，该内存页管理方法包括：在至少一个物理页中嵌套一个小物理页，其中，小物理页的内存小于物理页；在TLB的页表项中增加预设内存大小的嵌套页标记位，其中，嵌套页标记位用于表示当前TLB的页表项对应的物理页是否嵌套有小物理页、以及用于表示虚拟地址是否命中当前TLB的页表项对应的物理页；根据调整后的TLB进行虚实地址转换。本发明的用于GPU的内存页管理方法和内存页转换方法能够提高内存空间的使用效率，降低存储成本，减少多任务GPU中内存碎片化问题。
-
公开(公告)号：CN113836054B
公开(公告)日：2023-08-22
申请号：CN202111004634.0
申请日：2021-08-30
IPC分类号： G06F12/1036 , G06F12/1009 , G06F12/0882 , G06F9/50
摘要： 本发明公开了一种用于GPU的内存页管理方法和内存页转换方法，该内存页管理方法包括：在至少一个物理页中嵌套一个小物理页，其中，小物理页的内存小于物理页；在TLB的页表项中增加预设内存大小的嵌套页标记位，其中，嵌套页标记位用于表示当前TLB的页表项对应的物理页是否嵌套有小物理页、以及用于表示虚拟地址是否命中当前TLB的页表项对应的物理页；根据调整后的TLB进行虚实地址转换。本发明的用于GPU的内存页管理方法和内存页转换方法能够提高内存空间的使用效率，降低存储成本，减少多任务GPU中内存碎片化问题。
-
公开(公告)号：CN114911735B
公开(公告)日：2023-06-09
申请号：CN202210372019.3
申请日：2022-04-11
摘要： 本发明公开了一种面向通用SoC的JESD204B接口缓存结构及其数据传输方法，该缓存结构包括AHB总线模块、JESD204B接口发送端、JESD204B接口接收端，JESD204B接口发送端通信连接于JESD204B接口接收端，JESD204B接口发送端包括发送端DMA模块、发送端数据转换模块、FIFO push模块、TX Buffer模块、De‑addressingFIFO pop模块、发送端数据传输模块；JESD204B接口接收端包括接收端DMA模块、接收端数据转换模块、FIFO pop模块、RX Buffer模块、addressing FIFO push模块、接收端数据传输模块。本发明通过DMA模块辅助JESD204B接口数据的存储和访问，并同时配合缓存结构进行降速和选取数据，对于JESD204B接口的高速数据，有效降低数据过载的冲击，提升数据处理速度，为面向通用SoC的JESD204B接口应用提供了一种可靠、可行且有效的数据缓存结构。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.046 秒)
