本发明涉及一种低漏电单比特存内计算单元，包括：6T‑SRAM存储单元、开关管P3、开关管P4、开关管P5、开关管P6、开关管P7和开关管P8；存储单元分别控制P3和P6，P3通过P4输出结果，P6通过P7输出结果，P5与P4连接，P8与P7连接。本发明通过设置晶体管P5和晶体管P8，进而减少漏电的问题。另外，本发明通过晶体管P3和晶体管P6的栅极隔绝了存储单元与外部的噪音，使存储单元进行数据存储时数据能够稳定地保存，消除读干扰写的问题。