发明公开
CN114664739A 半导体器件、集成电路及其制造方法
无效 - 撤回
- 专利标题: 半导体器件、集成电路及其制造方法
-
申请号: CN202210210125.1申请日: 2022-03-03
-
公开(公告)号: CN114664739A公开(公告)日: 2022-06-24
- 发明人: 洪以则 , 周昂升 , 江宏礼 , 陈自强 , 郑兆钦
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹科学工业园区新竹市力行六路八号
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹科学工业园区新竹市力行六路八号
- 代理机构: 南京正联知识产权代理有限公司
- 代理商 王素琴
- 优先权: 63/156,935 20210305 US 17/355,206 20210623 US
- 主分类号: H01L21/8238
- IPC分类号: H01L21/8238 ; H01L29/10 ; H01L29/78
摘要:
本公开实施例提供一种半导体器件、集成电路及其制造方法。一种半导体器件包括栅极层、沟道材料层、第一介电层及多个源极/漏极端子。栅极层设置在衬底之上。沟道材料层设置在栅极层之上,其中沟道材料层的材料包括第一低维材料。第一介电层位于栅极层与沟道材料层之间。多个源极/漏极端子与沟道材料层接触,其中沟道材料层至少局部地设置在多个源极/漏极端子之间且位于栅极层之上,且栅极层设置在衬底与多个源极/漏极端子之间。
IPC分类: