-
公开(公告)号：CN110491942B
公开(公告)日：2024-07-19
申请号：CN201811278768.X
申请日：2018-10-30
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L29/417 , H01L21/336 , H01L27/088 , H01L21/8234
摘要： 本揭露涉及多栅极半导体装置和其形成方法。一种多栅极半导体结构，其包含多个纳米线、放置在所述多个纳米线上方的栅极结构和在所述多个纳米线的各者的两端处的源极/漏极结构。所述源极/漏极结构包含导体，且所述导体的底面低于所述多个纳米线。
-
公开(公告)号：CN112306399B
公开(公告)日：2024-05-28
申请号：CN202010751000.0
申请日：2020-07-30
申请人： 台湾积体电路制造股份有限公司
摘要： 介绍了包括至少一个存储器单元的存储器器件。至少一个存储器单元中的每个耦合至位线和字线。至少一个存储器单元中的每个包括存储器元件和选择器元件，其中，存储器元件配置为存储至少一个存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。本发明的实施例还涉及存储器单元、存储器器件及其使用方法。
-
公开(公告)号：CN116133411A
公开(公告)日：2023-05-16
申请号：CN202210786279.5
申请日：2022-07-04
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H10B12/00
摘要： 本发明的实施例涉及存储器单元及其制造方法。存储器单元包括写入存取晶体管、储存晶体管和读取存取晶体管。写入存取晶体管的栅极与写入字线连接，写入存取晶体管的源极与写入位线连接，写入存取晶体管的漏极与储存晶体管的栅极连接。储存晶体管的源极连接到源极线，并且储存晶体管的漏极连接到读取存取晶体管的源极。读取存取晶体管的栅极连接到读取位线，读取存取晶体管的漏极连接到读取位线。存储器单元还包括电容元件，该电容元件具有到储存晶体管的栅极的第一连接和到参考电压源的第二连接。
-
公开(公告)号：CN109585526B
公开(公告)日：2022-09-23
申请号：CN201810918231.9
申请日：2018-08-13
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/06 , H01L29/165 , H01L29/267 , H01L29/04 , H01L21/02
摘要： 半导体衬底包括第一材料层，第一材料层由第一材料制成并且包括多个突起；以及第二材料层，第二材料层由与第一材料不同的第二材料制成、填充多个突起之间的空间并且覆盖多个突起。每个突起均包括尖端和在尖端处会聚的多个小平面，并且相邻突起的相邻小平面彼此接触。本发明的实施例还涉及半导体衬底的制造方法。
-
公开(公告)号：CN114664739A
公开(公告)日：2022-06-24
申请号：CN202210210125.1
申请日：2022-03-03
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L29/10 , H01L29/78
摘要： 本公开实施例提供一种半导体器件、集成电路及其制造方法。一种半导体器件包括栅极层、沟道材料层、第一介电层及多个源极/漏极端子。栅极层设置在衬底之上。沟道材料层设置在栅极层之上，其中沟道材料层的材料包括第一低维材料。第一介电层位于栅极层与沟道材料层之间。多个源极/漏极端子与沟道材料层接触，其中沟道材料层至少局部地设置在多个源极/漏极端子之间且位于栅极层之上，且栅极层设置在衬底与多个源极/漏极端子之间。
-
公开(公告)号：CN113782669A
公开(公告)日：2021-12-10
申请号：CN202110111784.5
申请日：2021-01-27
申请人： 台湾积体电路制造股份有限公司
摘要： 在一些实施例中，本申请的实施例公开了一种存储器件。该存储器件包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。底部电极的上表面背向衬底。顶部电极的底表面面向衬底。数据存储层设置在底部电极和顶部电极之间。顶部电极的底表面的至少部分沿平行于顶部电极的底表面的第一方向不与底部电极的顶表面的任何部分重叠。此外，底部电极的顶表面的至少部分沿第一方向不与顶部电极的底表面的任何部分重叠。本申请的实施例还提供了一种制造存储器件的方法。
-
公开(公告)号：CN113130654A
公开(公告)日：2021-07-16
申请号：CN202011609073.2
申请日：2020-12-30
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
摘要： 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。
-
公开(公告)号：CN112599590A
公开(公告)日：2021-04-02
申请号：CN202010801803.2
申请日：2020-08-11
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78
摘要： 半导体结构包含基材、第一鳍片结构、半导体层、栅极结构以及源极/漏极结构。第一鳍片结构属于一介电质材料，且位于基材上方。第一鳍片结构具有沿着一第一方向延伸的一第一侧壁以及一第二侧壁，且具有相接于第一侧壁与第二侧壁之间的一上表面。半导体层属于一二维材料，且沿着第一方向而至少位于第一鳍片结构的第一侧壁以及第二侧壁上方。栅极结构，邻近于半导体层的一第一部位。源极/漏极结构，邻近于半导体层的一第二部位。
-
公开(公告)号：CN112542509A
公开(公告)日：2021-03-23
申请号：CN202010070601.5
申请日：2020-01-21
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/49 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
摘要： 本发明实施例是有关于一种半导体器件以及其制造方法。本公开实施例提供一种半导体器件，包含衬底、第一多晶材料图案、第一导电元件、第一半导体层以及第一栅极结构。第一多晶材料图案在衬底上方且从衬底向外突出，其中第一多晶材料图案包含第一有源部分和接合到第一有源部分的第一多晶材料部分。第一导电元件在衬底上方，其中第一导电元件包含第一多晶材料部分以及覆盖所述第一多晶材料部分的顶表面和侧壁中的至少一个的第一金属导电部分。第一半导体层在衬底上方并且覆盖第一多晶材料图案的第一有源部分和第一导电元件。第一栅极结构在第一半导体层上方且位于第一有源部分内。
-
公开(公告)号：CN110838446A
公开(公告)日：2020-02-25
申请号：CN201910189397.6
申请日：2019-03-13
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336
摘要： 一种半导体装置的制造方法。在半导体装置的制造方法中，第一隔离绝缘层是形成在鳍片之间。虚设氧化层是形成在鳍片及第一隔离绝缘层上。多晶硅层是形成在鳍片上及在鳍片的边缘区域上，其中鳍片的边缘区域是在鳍片的纵向方向的一端上。侧壁间隙壁层是形成在多晶硅层上。鳍片的源极/漏极区域是被蚀刻。源极/漏极区域是未被侧壁间隙壁层所覆盖，借以形成源极/漏极空间。源极/漏极磊晶层是形成在源极/漏极空间内。层间介电层是形成在源极/漏极磊晶层上。多晶硅层是被蚀刻。间隙壁虚设栅极层是形成在多晶硅层上。
-
-
-
-
-
-
-
-
-
搜索结果
79 条记录 (耗时 0.086 秒)