本申请涉及测试技术领域，公开了一种对同一封装下多颗芯片的测试电路，包括：多个Wrapper电路单元，第一芯片内部电路的每个输入端和第二芯片内部电路的每个输出端均通过一个Wrapper电路单元与相应的封装焊盘连接，且第一芯片的每个输出端，以及第二芯片的每个输入端均与一个Wrapper电路单元连接。第一芯片输出端与第二芯片输入端连接的各Wrapper电路单元一一对应连接。由此，各芯片间的Wrapper电路单元组成的测试链可消除了芯片内部电路的输入、输出端与焊盘之间的时延。通过测试链进行测试，可直接在测试平台观测芯片间的通信，各焊点，以及连接线是否正常，无需对每个芯片进行单独测试，提高测试效率。