本发明提供一种半导体结构的制备方法、测量方法及半导体结构，涉及半导体技术领域，该半导体结构的制备方法包括提供具有多个栅极沟槽的基底；在每个栅极沟槽内形成栅极结构，栅极结构包括依次层叠设置阻挡层和导电层，阻挡层与栅极沟槽的底壁接触，导电层的材质包括多晶硅。本发明通过使导电层的侧壁与栅极沟槽的内壁接触，即，沿第一方向，导电层的宽度与栅极沟槽的宽度相等，与相关技术中栅氧化层、阻挡层以及导电层依次层叠在栅极沟槽内的技术方案相比，一方面可以增加导电层的宽度，保证导电层的导电性能，另一方面，在保证导电层的导电性能的前提下，可以缩小栅极沟槽的宽度，以便于半导体结构向集成化方向发展。