本申请公开了一种非相干多路干扰信号模拟器及方法，所述模拟器包括用于生成原始基准时钟信号的时钟生成模块、用于生成具有不同时钟特性的N‑1路修正时钟信号的时钟特性仿真模块、用于根据N‑1路修正时钟信号生成对应的N‑1路独立控制的数字基带信号的数字基带信号生成模块、用于根据N‑1路修正时钟信号和对应的N‑1路独立控制的数字基带信号完成数模转化并生成对应N‑1路独立控制的模拟中频信号的DAC模块、用于根据N‑1路修正时钟信号和对应的N‑1路独立控制的模拟中频信号完成信号上变频并生成对应N‑1路独立的模拟射频信号的射频模块。本申请硬件体积小、成本低、增加了多种非相干干扰样式且多种非相干干扰信号仿真度高。