本发明提供了一种基于FPGA的新型全速率多相滤波结构，涉及数字信号处理技术领域。本发明包括：输入悬臂，用于将输入的数据通过延时，形成分配网络，实现滤波器的数据滑动输入；多相滤波，其是把FIR滤波器分割成若干较小的单元，然后组合这些单元的结果，用于对输入的数据进行滤波处理，从而降低数据率；输出缓存，用于将滤波后的数据以寄存器的方式进行缓存；其中，对于满足线性相位的FIR滤波器，其系数可以根据奇偶对称的特性化简为原来的1/2个，对多通道的数据可采用滑动多相滤波的方式进行滤波处理；本发明可以用于高速系统和多通道数据处理系统中的信号滤波，能解决高速信号处理中数据低吞吐率的问题。