-
公开(公告)号:CN116915214A
公开(公告)日:2023-10-20
申请号:CN202310861957.4
申请日:2023-07-13
申请人: 西南科技大学
摘要: 本发明提供了一种基于FPGA的新型全速率多相滤波结构,涉及数字信号处理技术领域。本发明包括:输入悬臂,用于将输入的数据通过延时,形成分配网络,实现滤波器的数据滑动输入;多相滤波,其是把FIR滤波器分割成若干较小的单元,然后组合这些单元的结果,用于对输入的数据进行滤波处理,从而降低数据率;输出缓存,用于将滤波后的数据以寄存器的方式进行缓存;其中,对于满足线性相位的FIR滤波器,其系数可以根据奇偶对称的特性化简为原来的1/2个,对多通道的数据可采用滑动多相滤波的方式进行滤波处理;本发明可以用于高速系统和多通道数据处理系统中的信号滤波,能解决高速信号处理中数据低吞吐率的问题。
-
公开(公告)号:CN118018058A
公开(公告)日:2024-05-10
申请号:CN202410041092.1
申请日:2024-01-11
申请人: 西南科技大学
IPC分类号: H04B1/707 , H04B1/7073 , H04B1/71 , H04L1/00 , H04L27/00
摘要: 本发明公开发明了一种基于现场可编程门阵列的扩频通信方法,具体是利用FPGA的可编程性实现扩频通信,其特征在于对原始信号进行LDPC编码,使用多目标遗传算法对M序列进行性能优化,将编码后的信号用伪随机序列M序列进行扩频调制,载波部分用QPSK、64QAM调制的方式进行载波调制。在通过信道传输后对接收到的信号进行解扩,再将解扩后的信号进行解调,进行LDPC译码,就可以得到原始的信号。这种通信方式可以有效的利用信号的频带宽度,同时具有抗干扰能力强,码多分址、保密通信等优点,广泛用于现代数字通信中。
-
公开(公告)号:CN115775962A
公开(公告)日:2023-03-10
申请号:CN202111048189.8
申请日:2021-09-08
申请人: 西南科技大学
IPC分类号: H01P5/16
摘要: 本发明公开发明了一种基于Gysel电路的新型功率分配器,具体是一种脊波导结构的新型功率分配器,该功率分配器的工作频段为1.4 GHz‑4.2 GHz,带宽达到了三倍频,频带范围1.4 GHz‑4.2 GHz;输入回波损耗S11低于20 dB;隔离度S21大于20 dB;承受功率:P大于300 W。脊形波导结构集成体积,提供了更好的功率处理能力。为改善带宽和匹配,对脊波导的拓扑结构进行优化,输出端之间的(1/2)λ的电长度变成两节(1/4)λ电长度的并联;优化后的脊波导Gysel功率分配器模型,输入端口增加阻抗变换宽度,输出端口处的T字结构处进行阻抗变换设计,减小输出端口的脊宽高度,高度变换为主脊高度,第三节匹配宽度变为主脊宽度,负载端口采用一节阻抗变换,对脊高进行微调,中间脊设计为凸起的结构;将中间电阻部分进行突起折叠处理;提升了功率分配器的功率与带宽,降低了波导色散,具有高承受功率、低反射损耗、低传输损耗、高隔离度的性能特点。
-
-