一种存储器装置包含记忆胞阵列以及感测放大器电路。记忆胞阵列输出记忆胞电流。感测放大器电路与记忆胞阵列耦接以接收记忆胞电流。感测放大器电路包含运算放大器。运算放大器包含第一输入端、第二输入端和输出端。运算放大器在发展模式中根据记忆胞电流通过第一电容将在第一输入端的电压上拉至第一电压，并在发展模式之后的升压模式中通过第一电容和第二电容将在第一输入端的电压上拉至高于第一电压的第二电压。输出端根据在第一输入端的电压和在第二输入端的参考电压输出数据。通过本揭露的配置，存储器装置的读取速度得以加速。