-
公开(公告)号：CN113643743B
公开(公告)日：2024-07-16
申请号：CN202010701682.4
申请日：2020-07-20
申请人： 力旺电子股份有限公司
摘要： 一种非易失性存储器包括一存储单元阵列、一电流供应电路、一路径选择电路与一验证电路。存储单元阵列包括m×n个多阶型存储单元，连接至m条字线以及n条位线。每一个多阶型存储单元可为多个储存状态其中之一。电流供应电路可提供多个参考电流。路径选择电路连接至该电流供应电路以及该n条位线。验证电路连接至该路径选择电路，并产生n个验证信号。路径选择电路中的一第一路径选择器连接至该电流供应电路与一第一位线。验证电路中的一第一验证元件连接至该第一路径选择器并产生一第一验证信号。
-
公开(公告)号：CN113393882B
公开(公告)日：2024-07-05
申请号：CN202110188549.8
申请日：2021-02-19
申请人： 力旺电子股份有限公司
摘要： 本发明公开了差动传感装置包含二个参考单元、四个路径选择器及四个采样电路。第一路径选择器耦接于第一传感节点、第二参考单元及第一存储单元。第二路径选择器耦接于第二传感节点、第一参考单元及第一存储单元。第三路径选择器耦接于第三传感节点、第一参考单元及第二存储单元。第四路径选择器耦接于第四传感节点、第二参考单元及第二存储单元。在采样操作期间，第一采样电路采样第一单元电流，第二采样电路采样第一参考电流，第三采样电路采样第二单元电流，且第四采样电路采样第二参考电流。
-
公开(公告)号：CN118038946A
公开(公告)日：2024-05-14
申请号：CN202311311884.8
申请日：2023-10-11
申请人： 力旺电子股份有限公司
摘要： 本发明为一种反熔丝型非易失性存储器及其相关控制方法。在编程动作的编程周期时，利用时序控制器产生时序控制信号。根据时序控制信号，字线驱动器提供开启电压与关闭电压至动作的字线。再者，在所有开启期间的时间总和内，编程电流足以让选定存储器胞内反熔丝晶体管的栅极氧化层破裂，并完成加热程序。因此，反熔丝晶体管栅极氧化层呈现强化破裂状态，以确保选定存储器胞成功完成编程动作。
-
公开(公告)号：CN118038923A
公开(公告)日：2024-05-14
申请号：CN202311480292.9
申请日：2023-11-08
申请人： 力旺电子股份有限公司
发明人： 张家福
IPC分类号： G11C11/22 , G11C11/4063 , G11C11/4074
摘要： 一种存储器装置包含记忆胞阵列以及感测放大器电路。记忆胞阵列输出记忆胞电流。感测放大器电路与记忆胞阵列耦接以接收记忆胞电流。感测放大器电路包含运算放大器。运算放大器包含第一输入端、第二输入端和输出端。运算放大器在发展模式中根据记忆胞电流通过第一电容将在第一输入端的电压上拉至第一电压，并在发展模式之后的升压模式中通过第一电容和第二电容将在第一输入端的电压上拉至高于第一电压的第二电压。输出端根据在第一输入端的电压和在第二输入端的参考电压输出数据。通过本揭露的配置，存储器装置的读取速度得以加速。
-
公开(公告)号：CN111813373B
公开(公告)日：2024-02-06
申请号：CN202010272689.9
申请日：2020-04-09
申请人： 力旺电子股份有限公司
摘要： 一种随机码产生器，包括一存储单元、两个写入缓冲器与两个感测电路。存储单元包括第一编程路径、第二编程路径、第一读取路径与第二读取路径。第一编程路径连接于第一源极线与第一位线之间，第二编程路径连接于第一源极线与第二位线之间，第一读取路径连接于第二源极线与第三位线之间，第二读取路径连接于第三源极线与第四位线之间。两个写入缓冲器分别连接至第一位线与第二位线。两个感测电路分别连接至第三位线与第四位线。两个感测电路根据读取路径上的读取电流，产生第一输出信号与第二输出
-
公开(公告)号：CN117394838A
公开(公告)日：2024-01-12
申请号：CN202310687890.7
申请日：2023-06-12
申请人： 力旺电子股份有限公司
IPC分类号： H03K17/687
摘要： 本发明公开了一种选择电路，包括主选择电路及辅助选择电路。当第一电压及第二电压不同时，主选择电路用以选择第一电压及第二电压中较高的一者作为输出电压。当第一电压及第二电压相同时，辅助选择电路用以依据第一电压及第二电压产生输出电压。
-
公开(公告)号：CN117393555A
公开(公告)日：2024-01-12
申请号：CN202310514444.6
申请日：2023-05-09
申请人： 力旺电子股份有限公司
IPC分类号： H01L27/02
摘要： 一种静电放电电路包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一静电放电电流路径、第二静电放电电流路径、偏压电路与控制电路。控制电路连接在垫与第一节点之间。第一P型晶体管连接至该垫、该控制电路与第二节点。第一静电放电电流路径连接在第二节点与第一节点之间。第二静电放电电流路径连接在第二节点与第一节点之间。第二P型晶体管连接至该垫、该控制电路与第三节点。偏压电路连接在第三节点与第一节点之间。第三P型晶体管连接至该垫、第三节点与第四节点。内部电路连接在第四节点与第一节点之间。
-
公开(公告)号：CN111933638B
公开(公告)日：2023-10-31
申请号：CN202010310590.3
申请日：2020-04-20
申请人： 力旺电子股份有限公司
摘要： 一种静电放电电路，连接于输出入垫与第一节点之间。该静电放电电路包括：双向降压电路、触发电路与放电电路。该双向降压电路包括顺向路径以及逆向路径连接于该输出入垫与第二节点之间。该触发电路连接于该第二节点与该第一节点之间。该放电电路连接于该第二节点与该第一节点之间，且该放电电路还连接至该触发电路。当该输出入垫接收负静电放电冲击时，静电放电电流由该第一节点经由该放电电路与该逆向路径流向该输出入垫。当该输出入垫接收正静电放电冲击时，该静电放电电流由该输出入垫经由该顺向路径与该放电电路流向该第一节点。
-
公开(公告)号：CN116744687A
公开(公告)日：2023-09-12
申请号：CN202310226099.6
申请日：2023-03-10
申请人： 力旺电子股份有限公司
摘要： 本发明公开一种电荷捕捉式非易失性存储器装置的制造方法。在制造非易失性存储器装置的过程中，可有效地保护存储元件的阻挡层，防止阻挡层被污染或者变薄。另外，在半导体基板中，由于逻辑元件区与存储器元件区的阱区不是同时制作，所以在存储器元件区可以设计尺寸较小非易失性存储单元，并且精确控制电荷捕捉式晶体管的临限电压(threshold voltage)。
-
公开(公告)号：CN116266466A
公开(公告)日：2023-06-20
申请号：CN202211555519.7
申请日：2022-12-06
申请人： 力旺电子股份有限公司
发明人： 张哲维
摘要： 一种运用于非易失性存储器的感测元件，包括：一参考电路、二个开关、一感测电路与一判断电路。参考电路连接至第一节点。第一开关的第一端连接于第一节点，第一开关的控制端接收反相重置脉冲。第二开关的第一端连接至第一节点，第二开关的第二端接收接地电压，第二开关的控制端接收重置脉冲。感测电路连结于第一开关的第二端与第二节点之间。感测电路产生第一感测电流。判断电路连接至第二节点。判断电路接收第一感测电流，并根据第一感测电流产生输出数据。
-
-
-
-
-
-
-
-
-
搜索结果
514 条记录 (耗时 0.052 秒)
