-
公开(公告)号：CN118921083A
公开(公告)日：2024-11-08
申请号：CN202411255686.9
申请日：2019-08-13
申请人： 美光科技公司
摘要： 本申请案针对于用于多电平信令的预失真。一种装置可识别将在两个传输线上同时发射的两个多电平信号。所述装置可估计预期将在传播期间由所述多电平信号中的一个对另一多电平信号产生的串扰。基于所述预期串扰，所述装置可产生补偿所述预期串扰的信号。在一些实例中，所述信号可为所述第一信号和消除信号的组合。在一些实例中，一旦已产生所述经补偿信号，便在相应传输线上发射所述经补偿信号并且同时在相应传输线上发射另一多电平信号。
-
公开(公告)号：CN118918930A
公开(公告)日：2024-11-08
申请号：CN202310512167.5
申请日：2023-05-06
申请人： 华为技术有限公司
IPC分类号： G11C11/22
摘要： 本申请实施例提供一种存储器及电子设备，涉及半导体技术领域，用于提供一种高性能的存储器。存储器包括：多条第一位线、至少一条第二位线、多条板线、多个存储单元、以及多个晶体管。多条第一位线均沿第一方向延伸。至少一条第二位线沿第二方向延伸。多条板线均沿第二方向延伸，存储单元包括串联耦接的选择器和电容器，多个存储单元排布成多行多列，行方向与第一方向平行。沿第三方向，多条第一位线和多条板线位于存储单元两侧，且每条第一位线与位于同一行的至少两个存储单元耦接、每条板线与位于同一列的至少两个存储单元耦接。多个晶体管的多个第一极与多条第一位线对应耦接，多个晶体管的多个第二极与至少一条第二位线对应耦接。
-
公开(公告)号：CN118738070A
公开(公告)日：2024-10-01
申请号：CN202410664055.6
申请日：2024-05-27
申请人： 中国科学院西安光学精密机械研究所
IPC分类号： H01L27/146 , H10N70/00 , H10N70/20 , H10B63/00 , H10B80/00 , G11C11/22 , G11C13/00 , G06F17/15 , G06T1/20 , G06N3/0464 , G06N3/063
摘要： 本发明涉及一种单光子成像芯片及其存储与卷积计算方法，特别涉及一种基于感存算一体架构的单光子成像芯片及其存储与卷积计算方法。解决了现有单光子成像芯片难以满足处理速度快、集成度高、体积小且能够处理巨量数据需求的问题。该芯片包括像元阵列层、铁电存储单元层、卷积计算单元层及输出电路层；像元阵列层包括多个阵列设置且扩散层位于下方的单光子雪崩二极管；铁电存储单元层沉积在扩散层下方；铁电存储单元层与扩散层间与每个单光子雪崩二极管相对位置各沉积一个第一电极；铁电存储单元层下表面上与各第一电极相对位置各沉积一个第二电极；各第二电极下端各通过一个卷积计算模块分别连接一个第三电极；各第三电极下端与输出电路层连接。
-
公开(公告)号：CN118715885A
公开(公告)日：2024-09-27
申请号：CN202380022270.X
申请日：2023-02-13
申请人： 株式会社半导体能源研究所
IPC分类号： H10B41/70 , G11C11/22 , H01L21/336 , H01L29/788 , H01L29/792
摘要： 提供一种能够实现微型化或高集成化的半导体装置。在该半导体装置中，第一晶体管包括从下方依次层叠的第一导电体、第一绝缘体、第一金属氧化物、第二绝缘体及第二导电体以及覆盖第一金属氧化物的顶面及侧面的一部分的第三导电体及第四导电体，第二晶体管包括从下方依次层叠的第五导电体、第一绝缘体、第二金属氧化物、第三绝缘体及第六导电体以及覆盖第二金属氧化物的顶面及侧面的一部分的第七导电体及第八导电体，第三晶体管包括从下方依次层叠的第九导电体、第一绝缘体、第二金属氧化物、第四绝缘体及第十导电体、第八导电体以及覆盖第二金属氧化物的顶面及侧面的一部分的第十一导电体，包含可具有铁电性的材料的电容器的一个电极与第三导电体及第六导电体电连接。
-
公开(公告)号：CN113196248B
公开(公告)日：2024-09-10
申请号：CN201980084464.6
申请日：2019-12-20
申请人： 美光科技公司
IPC分类号： G06F12/0882 , G06F12/0871 , G06F12/0873 , G06F12/1009 , G06F12/1027 , G11C8/08 , G11C11/22
摘要： 本申请案涉及用于存储器装置中的信号开发高速缓冲存储的页策略。在一个实例中，根据所描述技术的存储器装置可包含存储器阵列、感测放大器阵列及信号开发高速缓冲存储器，所述信号开发高速缓冲存储器经配置以存储与可存储于所述存储器阵列处(例如，根据各种读取或写入操作)的逻辑状态(例如，存储器状态)相关联的信号(例如，高速缓冲存储器信号、信号状态)。所述存储器装置可经配置以接收用于存储于所述存储器阵列中的数据的读取命令且将所述数据从所述存储器阵列传送到所述信号开发高速缓冲存储器。所述存储器装置可经配置以使用感测放大器阵列来感测所述数据。所述存储器装置可经配置以基于一或多个策略而将所述数据从所述信号开发高速缓冲存储器写回到所述存储器阵列。
-
公开(公告)号：CN118466689A
公开(公告)日：2024-08-09
申请号：CN202410535257.0
申请日：2024-04-30
申请人： 北京大学
IPC分类号： G06F1/03 , G06F1/3234 , G06F15/78 , G11C11/22
摘要： 本发明公开一种基于铁电场效应晶体管的非易失性查找表架构，属于新型存储与计算技术领域。本发明基于FeFET的nvLUT架构，可以在FeFET阵列内部同时实现多个nvLUT，仅需要一个阵列共享的输入译码器，不需要多个MUX，降低了硬件开销，并且消除了计算路径中的MUX，使得nvLUT的速度进一步提升。
-
公开(公告)号：CN118430625A
公开(公告)日：2024-08-02
申请号：CN202410553633.9
申请日：2024-05-07
申请人： 温州核芯智存科技有限公司
摘要： 本方案公开了一种2T2C结构的铁电存储器以及铁电电容漏电测试方法，铁电存储器包括N条干路位线，N对应于存储器的数据总线宽度，每条干路位线包括为同一数据位提供两条写入路径的位线GBLE和位线GBLO，每条干路位线上连接有用于切换两条写入路径为相同状态或相反状态的开关单元，且所述的开关单元连接于用于控制开关单元的信号控制端ALL0。通过提出写相同数据的思路，提供可选择写相同数据的电路结构，在某些特殊的功能模式下，例如测试模式或系统重置模式，通过将所有存储单元的铁电电容设置为相同状态可进行特定的操作或测试，简化相应操作的操作流程。
-
公开(公告)号：CN118430604A
公开(公告)日：2024-08-02
申请号：CN202310128600.5
申请日：2023-01-31
申请人： 华为技术有限公司
摘要： 本申请提供一种存储阵列、存储装置及电子设备，涉及存储技术领域。该存储阵列包括阵列排布的多个存储单元和多个位线；其中，每一存储单元中包括：沿列方向上分布的第一N型晶体管和第一P型晶体管；位于同一列的每一存储单元中的第一N型晶体管的源极或漏极和第一P型晶体管的源极或漏极，均与同一位线电连接；在同一列的至少部分相邻两个存储单元中，两个第一N型晶体管相邻设置或两个第一P型晶体管相邻设置。通过设置相邻的两个晶体管的类型相同，可以减少有源区的切换次数，从而能够降低两个晶体管之间的间距(即减小过渡空间)，进而降低存储单元的面积，提升存储密度。
-
公开(公告)号：CN118366500A
公开(公告)日：2024-07-19
申请号：CN202410547466.7
申请日：2018-07-19
申请人： 美光科技公司
摘要： 本申请涉及存储器板分割以减少操作功率。描述了用于操作铁电存储器单元的方法、系统以及装置。电子存储器装置可包含通过多个分割线分隔开的多个板部分，所述多个分割线可以在平行于存储器阵列的行或所述存储器阵列的列或这两者的平面中定向。可以采用所述分割板替代用于所述阵列的单个板。所述一或多个板部分可以在铁电单元的存取操作期间被供能以便跨越所述单元形成电压差或以便促进改变所述单元的电荷。所述板部分中的每一个可包含一或多个存储器单元。可以在通过板驱动器激活所述板部分之后从所述板部分上的所述存储器单元读取或写入到所述板部分上的所述存储器单元。
-
公开(公告)号：CN113488091B
公开(公告)日：2024-07-19
申请号：CN202110819181.0
申请日：2021-07-20
申请人： 无锡舜铭存储科技有限公司
摘要： 本发明提供了一种印记抑制方法，应用于铁电存储器的制造，包括在铁电存储器测试完成之后，由所述铁电存储器的控制电路向所述铁电存储单元施加抑制电压，以抑制所述铁电存储单元中印记的产生，提高铁电存储器的性能，并且通过铁电存储器的内部电路实现，无需外接电路，降低了检测成本，其中，所述抑制电压与所述铁电存储单元的写操作电压互为反向电压，且所述抑制电压大于或等于所述铁电存储单元的矫顽电压，且小于所述写操作电压。
-
-
-
-
-
-
-
-
-
搜索结果
1343 条记录 (耗时 0.019 秒)
