发明公开
- 专利标题: 一种自对准垂直沟道晶体管结构及其制造方法
-
申请号: CN202410418064.7申请日: 2024-04-09
-
公开(公告)号: CN118380384A公开(公告)日: 2024-07-23
- 发明人: 韩德栋 , 段瑞斌 , 方志增 , 许登钦 , 张鸣鹤 , 解靖烨 , 张兴 , 刘力锋
- 申请人: 北京超弦存储器研究院 , 北京大学
- 申请人地址: 北京市大兴区经济技术开发区科创十街18号院11号楼四层401室;
- 专利权人: 北京超弦存储器研究院,北京大学
- 当前专利权人: 北京超弦存储器研究院,北京大学
- 当前专利权人地址: 北京市大兴区经济技术开发区科创十街18号院11号楼四层401室;
- 代理机构: 北京惟专知识产权代理事务所
- 代理商 赵星
- 主分类号: H01L21/8234
- IPC分类号: H01L21/8234 ; H01L27/088 ; H01L21/336 ; H01L29/78 ; H01L29/06
摘要:
本发明涉及一种自对准垂直沟道晶体管结构及其制造方法,属于半导体器件技术领域,该方法包括:提供衬底和二氧化硅层,并对二氧化硅层进行刻蚀,形成二氧化硅凹槽;形成覆盖二氧化硅凹槽底部的共用漏极、覆盖二氧化硅凹槽外部的部分二氧化硅层的上表面的第一晶体管的源极和第二晶体管的源极;形成第二硬掩膜层,在共用漏极、二氧化硅凹槽侧壁、第一晶体管的源极、第二晶体管的源极以及第二硬掩膜层限定的区域采用自对准工艺依次形成有源层、栅介质层和栅极层。本申请提供的方法及其结构,可使得有源层、栅介质层和栅极层完全自对准沉积,保证层间完全对准,且可避免晶体管栅极端与晶体管源端相连从而导致晶体管发生电学短路失效。
IPC分类: