发明公开
- 专利标题： 基于动态随机存取存储器核心的多端口存储器
- 专利标题（英）： Multi-port memory based on DRAM core
-
申请号： CN200610121201.2申请日： 2001-11-26
-
公开(公告)号： CN1905059A公开(公告)日： 2007-01-31
- 发明人: 松崎康郎 , 铃木孝章 , 山崎雅文 , 川崎健一 , 鎌田心之介
- 申请人： 富士通株式会社
- 申请人地址： 日本神奈川
- 专利权人： 富士通株式会社
- 当前专利权人： 株式会社索思未来
- 当前专利权人地址： 日本神奈川
- 代理机构： 中国国际贸易促进委员会专利商标事务所
- 代理商 王永刚
- 优先权： 387891/2000 2000.12.20 JP; 398893/2000 2000.12.27 JP; 399052/2000 2000.12.27 JP; 034361/2001 2001.02.09 JP; 037547/2001 2001.02.14 JP
- 分案原申请号： 011393580
- 主分类号： G11C8/16
- IPC分类号： G11C8/16 ; G11C7/22 ; G11C11/409
摘要：
半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。
公开/授权文献
- CN1905059B 基于动态随机存取存储器核心的多端口存储器及其控制方法 公开/授权日：2011-10-12
