-
公开(公告)号：CN100401486C
公开(公告)日：2008-07-09
申请号：CN02829251.0
申请日：2002-08-09
申请人： 富士通株式会社
IPC分类号： H01L21/60
CPC分类号： H01L29/0657 , H01L23/3128 , H01L23/4334 , H01L24/81 , H01L25/065 , H01L25/0652 , H01L25/0657 , H01L25/50 , H01L2224/13144 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/81801 , H01L2225/06513 , H01L2225/06517 , H01L2225/06555 , H01L2225/06582 , H01L2924/01079 , H01L2924/12044 , H01L2924/15311 , H01L2924/1532 , H01L2924/3511
摘要： 半导体芯片(10)通过表面形成的涂层材料(11)变形为大致圆筒形后固定。变形的半导体芯片(10)与内插板(12)倒装芯片连接。半导体芯片(10)在内插板(12)上用封装树脂(13)封装。内插板(12)的背面配置有作为外部连接端子的焊锡球(14)。
-
公开(公告)号：CN1182581C
公开(公告)日：2004-12-29
申请号：CN01145304.4
申请日：2001-12-31
申请人： 富士通株式会社
IPC分类号： H01L27/10 , G11C11/4091
CPC分类号： G11C7/22 , G11C7/1072
摘要： 数据被存储到多个第一存储器块中，而用来再生此数据的再生数据被存储到第二存储器块中。在读出操作中，直接从被选择的第一存储器块读出数据，或从存储在未被选择的第一存储器块中的数据以及存储在第二存储器块中的再生数据来再生此数据。就有可能在此第一存储器块的读出操作过程中执行一个额外的读出操作。因此，来自外部的读出操作请求能够在短于读出周期的间隔内被接收。亦即，半导体存储器能够以更高的速度运行，其数据读出速率得以改善。
-
公开(公告)号：CN1411070A
公开(公告)日：2003-04-16
申请号：CN02118862.9
申请日：2002-04-29
申请人： 富士通株式会社
CPC分类号： G11C7/109 , G11C7/106 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/1087 , G11C2207/2227
摘要： 命令接收器电路与时钟信号的上升沿或下降沿相同步地接收命令信号。数据输入/输出电路与响应命令信号的接收时序而设置的时钟信号的边缘相同步地开始读取数据的输出和写入数据的输入。由于与时钟信号的两个边缘相同步地接收命令信号，因此当接收速率与现有技术中相同时，可以使时钟周期减半。结果，在安装有半导体存储器件的系统中，可以使系统时钟的频率减半，以减小在系统中的时钟同步电路的功耗，而不减少用于半导体存储器件的数据输入/输出速率。
-
公开(公告)号：CN1271636C
公开(公告)日：2006-08-23
申请号：CN01139358.0
申请日：2001-11-26
申请人： 富士通株式会社
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107
摘要： 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。
-
公开(公告)号：CN1734668A
公开(公告)日：2006-02-15
申请号：CN200510083508.3
申请日：2001-11-26
申请人： 富士通株式会社
IPC分类号： G11C11/407 , G11C11/409 , G11C7/00
摘要： 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。
-
公开(公告)号：CN1633704A
公开(公告)日：2005-06-29
申请号：CN02829251.0
申请日：2002-08-09
申请人： 富士通株式会社
IPC分类号： H01L21/60
CPC分类号： H01L29/0657 , H01L23/3128 , H01L23/4334 , H01L24/81 , H01L25/065 , H01L25/0652 , H01L25/0657 , H01L25/50 , H01L2224/13144 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/81801 , H01L2225/06513 , H01L2225/06517 , H01L2225/06555 , H01L2225/06582 , H01L2924/01079 , H01L2924/12044 , H01L2924/15311 , H01L2924/1532 , H01L2924/3511
摘要： 半导体芯片(10)通过表面形成的涂层材料(11)变形为大致圆筒形后固定。变形的半导体芯片(10)与内插板(12)倒装芯片连接。半导体芯片(10)在内插板(12)上用封装树脂(13)封装。内插板(12)的背面配置有作为外部连接端子的焊锡球(14)。
-
公开(公告)号：CN1360314A
公开(公告)日：2002-07-24
申请号：CN01139358.0
申请日：2001-11-26
申请人： 富士通株式会社
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107
摘要： 半导体存储器件包括数量为N的多个外部端口,每个外部端口都接收指令,和一个内部电路,它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。
-
-
公开(公告)号：CN1255814C
公开(公告)日：2006-05-10
申请号：CN01144056.2
申请日：2001-12-28
申请人： 富士通株式会社
摘要： 本发明提供一种具有一个寄存器和一个信息生成电路的半导体设备，该设备可减少要传输的数据，并因而节约电能。所述寄存器储存第一信息。所述信息生成电路响应一个从所述设备的外部设备获取的信号产生第二信息，该第二信息指示了第一信息的哪些比特要被取反。
-
公开(公告)号：CN1689113A
公开(公告)日：2005-10-26
申请号：CN03824440.3
申请日：2003-04-24
申请人： 富士通株式会社
发明人： 松崎康郎
IPC分类号： G11C11/4063
CPC分类号： G11C7/1045 , G11C11/406 , G11C11/40615 , G11C11/40622 , G11C2211/4067
摘要： 多个标志被形成以对应于各自的存储器单元组，每个存储器单元组由多个易失性存储器单元组成。每个标志指示存储器单元以第二存储器模式存储数据。在将模式从第一存储器模式改变到第二存储器模式的改变操作中，响应于对相应的存储器单元组的第一次访问，每个标志被复位，其中在第一存储器模式中由每个存储器单元独立地保持数据，而在第二存储器模式中，每个存储器单元组中的存储器单元保持相同数据。为此，在每个存储器单元组中，只有第一次访问是以第二存储器模式进行的。在上述改变操作中，通过以与标志一致的模式访问存储器单元，使得即使在改变操作期间，管理半导体存储器的系统也能够自由地访问存储器单元。结果，可以基本消除改变时间。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.036 秒)
