公开(公告)号：CN117941000A

公开(公告)日：2024-04-26

申请号：CN202280061820.4

申请日：2022-09-08

申请人： 高通股份有限公司

发明人： A·B·帕勒拉 ,  晶昌镐 ,  郑春明

IPC分类号： G11C11/418 ,  G11C11/419 ,  G11C7/10 ,  G11C7/22 ,  G11C8/16

摘要： 提供了一种存储器，该存储器被配置为实践两种不同模式的读取操作，诸如正常读取操作和突发模式读取操作两者。在一个示例中，该存储器是伪双端口存储器。该存储器可包括地址比较器以执行时分多路复用，从而首先将读取地址与存储的地址进行比较，并且然后将写入地址与该存储的地址进行比较。

公开(公告)号：CN117312185A

公开(公告)日：2023-12-29

申请号：CN202311341707.4

申请日：2023-10-17

申请人： 苏州异格技术有限公司

发明人： 请求不公布姓名 ,  请求不公布姓名

IPC分类号： G06F12/06 ,  G11C7/10 ,  G11C8/16 ,  G06F15/78

摘要： 本发明涉及芯片内存融合技术领域，公开了一种FPGA内存储融合方法、装置及FPGA内存系统，在FPGA内包含CRAM存储和BRAM存储，CRAM存储在FPGA初始化阶段通过位流进行编程，位流编程完成后，在CRAM存储的出口使用锁存信号锁存住位流值，然后将CRAM存储释放作为通用内存读写操作，从而实现CRAM存储代替BRAM存储作为通用存储。本发明能节约FPGA存储资源，同时减小信号的线负载。

公开(公告)号：CN107545915B

公开(公告)日：2023-07-14

申请号：CN201710501634.9

申请日：2017-06-27

申请人： 三星电子株式会社

发明人： 吴起硕 ,  全成桓

IPC分类号： G11C7/10 ,  G11C7/22 ,  G11C8/16 ,  G11C29/42

摘要： 提供一种操作半导体存储器装置的方法和半导体存储器装置。在操作包括存储器单元阵列和被配置为控制对存储器单元阵列的访问的控制逻辑电路的半导体存储器装置的方法中，从外部存储器控制器接收与差分数据时钟信号同步的数据，基于从差分数据时钟信号分频出的分频数据时钟信号将所述数据存储在存储器单元阵列中，响应于来自存储器控制器的读取命令和目标地址从存储器单元阵列读取数据，根据半导体存储器装置的选通模式使用单选通信号和差分选通信号之一将读取数据发送到存储器控制器。

公开(公告)号：CN113841355B

公开(公告)日：2023-01-03

申请号：CN202080034884.6

申请日：2020-03-24

申请人： 美光科技公司

发明人： A·特罗亚 ,  A·蒙代洛

IPC分类号： H04L9/06 ,  H04L9/08 ,  G11C8/16 ,  G11C7/10

摘要： 本公开包含使用本地分类账块链进行安全更新的设备、方法和系统。一个实施例包含存储器和电路系统，所述电路系统配置成接收待添加到本地分类账块链的全局块，用于验证对存储在所述存储器中的数据的更新，其中待添加到所述本地分类账块链的所述全局块包含所述本地分类账块链中的当前本地块的密码散列、存储在所述存储器中的待更新的所述数据的密码散列，其中所述本地分类账块链中的所述当前本地块具有与其相关联的数字签名，所述数字签名指示所述全局块来自经授权实体。

公开(公告)号：CN114078523A

公开(公告)日：2022-02-22

申请号：CN202110365974.X

申请日：2021-04-06

申请人： 爱思开海力士有限公司

发明人： 洪龙焕 ,  金炳烈

IPC分类号： G11C16/06 ,  G11C16/10 ,  G11C16/08 ,  G11C5/02 ,  G11C8/12 ,  G11C8/16

摘要： 本申请公开了存储器系统和包括在其中的存储器装置的操作方法。一种存储器系统包括：包括具有多个平面的存储器单元阵列的多个存储器装置，所述多个存储器装置通过通道共同连接到存储控制器；超块，其包括所述多个存储器装置当中的至少两个存储器装置的平面中所包括的页；以及存储控制器，其向存储器装置发送指示对超块的操作的至少一个命令以及与命令对应的地址。各个存储器装置包括：外围电路，其用于对存储器单元阵列执行操作；组选择信号发生器，其用于输出指示构成超块的所述至少两个存储器装置的组选择信号；以及控制逻辑，其用于基于组选择信号来控制外围电路执行与命令对应的操作。

公开(公告)号：CN108206034B

公开(公告)日：2021-10-22

申请号：CN201711312630.2

申请日：2017-12-11

申请人： 豪威科技股份有限公司

发明人： 郑泰亨 ,  罗钟锡 ,  吴日新

IPC分类号： G11C7/10 ,  G11C8/16 ,  G11C7/22

摘要： 本申请案涉及一种用于提供多端口存储器的方法及系统。本文中揭示了多端口存储器架构。实例存储器包含输入端口、存储器阵列及输出端口。所述输入端口经耦合以接收数据块且包含经耦合以暂时存储交替数据块的第一及第二缓冲器，且所述输出端口经耦合以从所述存储器阵列提供数据块。所述存储器阵列被划分为第一及第二分区，其中所述第一分区经耦合以从所述第一缓冲器接收数据块且所述第二分区经耦合以从所述第二缓冲器接收数据块，且所述输入端口及所述存储器阵列经耦合以接收控制信号以同时在所述第一缓冲器处接收第一数据块、将第二数据块从所述第二缓冲器转移到所述第二分区中的第一地址，且提供存储在所述第一分区的第三地址处的第三数据块。

公开(公告)号：CN113257296A

公开(公告)日：2021-08-13

申请号：CN202110513049.7

申请日：2021-05-11

申请人： 北京灵汐科技有限公司

发明人： 何伟 ,  祝夭龙

IPC分类号： G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14 ,  G11C8/16

摘要： 本公开提供了一种存储阵列。该存储阵列包括硅衬底、控制电路，以及至少一层阵列排布的存储器单元；控制电路设置于硅衬底上，至少一层存储器单元层叠设置于硅衬底上或控制电路远离硅衬底的一侧；存储器单元包括选通器；其中，选通器包括二维材料制备的基底。本公开存储阵列通过选用二维材料制备选通器的基底，再由制备的选通器形成存储器单元时，不同的存储器单元可以进行层叠设置。当存储器单元形成存储阵列时，存储阵列可以形成层叠设置的多层阵列排布的存储器单元，从而可以减小包括多层阵列排布的存储器单元的占用面积，实现存储阵列的高度集成。

公开(公告)号：CN108172252B

公开(公告)日：2021-08-03

申请号：CN201711248677.7

申请日：2017-12-01

申请人： 英飞凌科技股份有限公司

发明人： 简·奥特斯泰特 ,  罗宾·博赫 ,  格尔德·迪舍尔 ,  贝恩德·迈尔 ,  克里斯蒂安·彼得斯 ,  斯特芬·索纳卡尔布

IPC分类号： G11C8/16 ,  G11C8/14

摘要： 公开了一种存储电路和操作存储电路的方法。在各种实施例中，提供了一种存储电路。存储电路可以包括：沿着多个行和多个列被布置在电可编程非易失性存储单元阵列中的多个电可编程存储单元；多个字线，每个字线与多个存储单元的多个字部耦接，其中每个字部被配置成存储数据字；以及与多个重叠部耦接的至少一个重叠字线，每个重叠部包括多个重叠存储单元，其中多个重叠部中的每一个包括重叠字，其中存储电路被配置成：针对多个字线中的每一个，从每个字部与多个重叠部中的一个重叠部同时进行读取，从而提供对数据字和重叠字执行的逻辑运算的结果作为读取操作的输出。

公开(公告)号：CN109427388B

公开(公告)日：2020-09-25

申请号：CN201710785410.5

申请日：2017-09-04

申请人： 华为技术有限公司

发明人： 池思杰 ,  季秉武 ,  赵坦夫 ,  周云明

IPC分类号： G11C11/418 ,  G11C11/419 ,  G11C8/16 ,  G11C8/08

摘要： 本发明实施例涉及一种存储单元和静态随机存储器，该存储单元包括：锁存器，所述锁存器提供第一存储位；所述存储单元还包括第一MOS管；所述第一MOS管的栅极连接所述第一存储位，所述第一MOS管的源极连接第一读取线，所述第一MOS管的漏极连接第二读取线；在第一状态下，所述第一读取线为读取字线，所述第二读取线为读取位线；在第二状态下，所述第二读取线为读取字线，所述第一读取线为读取位线。本发明实施例的存储单元能够实现读取字线和读取位线互换。

公开(公告)号：CN109937451B

公开(公告)日：2020-04-28

申请号：CN201780070149.9

申请日：2017-11-06

申请人： 高通股份有限公司

发明人： T·C·Y·郭 ,  晶昌镐

IPC分类号： G11C7/10 ,  G11C8/16 ,  G11C11/418 ,  G11C11/419 ,  G06F13/16

摘要： 在本公开的一方面，提供了一种装置。在一个方面，该装置是包括逻辑电路的存储器控制器，逻辑电路被配置为根据第一和第二端口信号来生成选择信号，选择信号用于在存储器的第一和第二端口之间进行选择。另外，存储器控制器包括开关，开关被配置为将第一和第二端口信号连接和断开。在本公开的另一方面，该装置是包括存储器和存储器控制器的存储装置。存储器控制器包括锁存器，锁存器被配置为锁存第一端口选择信号以产生第一端口信号，并且锁存第二端口选择信号以产生第二端口信号。存储器控制器还包括开关和逻辑电路，开关被配置为将第一和第二端口信号连接和断开，逻辑电路被配置为生成选择信号。