PROCÉDÉ DE RÉALISATION DE MOTIFS

发明公开

EP3238233A1 PROCÉDÉ DE RÉALISATION DE MOTIFS 审中-公开

标题翻译： PROCÉDÉDERÉALISATIONDE MOTIFS

请登陆查看更多内容

专利标题： PROCÉDÉ DE RÉALISATION DE MOTIFS
专利标题（英）： Method for producing patterns
专利标题（中）： PROCÉDÉDERÉALISATIONDE MOTIFS
申请号： EP15820159.0

申请日： 2015-12-22
公开(公告)号： EP3238233A1

公开(公告)日： 2017-11-01
发明人: POSSEME, Nicolas , LANDIS, Stéphan , NOURI, Lamia
申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives
申请人地址： 25, Rue Leblanc Bâtiment "Le Ponant D" 75015 Paris FR
专利权人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives
当前专利权人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives
当前专利权人地址： 25, Rue Leblanc Bâtiment "Le Ponant D" 75015 Paris FR
代理机构： Hautier, Nicolas
优先权： FR1463153 20141222
国际公布： WO2016102628 20160630
主分类号： H01L21/3065
IPC分类号： H01L21/3065 ; B81C99/00 ; G02B5/18 ; H01L21/308 ; H01L21/311 ; H01L21/768 ; B29D11/00 ; G02B3/00

摘要：

The invention concerns, in particular, a method for producing patterns in a layer to be etched (410), from a stack comprising at least the layer to be etched (410) and one masking layer (420) overlying the layer to be etched (410), the masking layer (420) having at least one pattern (421), the method comprising at least: a) a step of modifying at least one area (411) of the layer to be etched (410) by ion implantation (430) in line with the at least one pattern (421); b) at least one sequence of steps comprising: b1) a step (440) of enlarging the at least one pattern (421) in a plane in which the layer (410) to be etched mainly extends; b2) a step of modifying at least one area (411', 411'') of the layer to be etched (410) by ion implantation (430) in line with the at least one enlarged pattern (421), the implantation being carried out at a depth less than the implantation depth of the preceding modification step; c) a step (461, 462) of removing the modified areas (411, 411', 411''), the removal comprising a step of etching the modified areas (411, 411', 411'') selectively to the non-modified areas (412) of the layer (410) to be etched.

摘要（中）：

本发明尤其涉及一种用于由至少包括待蚀刻层（410）和覆盖待蚀刻层（410）的一个掩蔽层（420）的叠层产生待蚀刻层（410）中的图案的方法， 410），所述掩模层（420）具有至少一个图案（421），所述方法至少包括：a）通过离子注入（410）修改要蚀刻的层（410）的至少一个区域（411） 430）与所述至少一个图案（421）一致; b）至少一个步骤序列，包括：b1）在待蚀刻的层（410）主要延伸的平面中放大至少一个图案（421）的步骤（440）; b） b2）通过与至少一个放大图案（421）一致的离子注入（430）来修改待蚀刻层（410）的至少一个区域（411'，411“）的步骤，以小于前一修改步骤的植入深度的深度排出; c）去除所述修改区域（411,411'，411“）的步骤（461,462），所述去除包括选择性地将所述修改区域（411,411'，411”）蚀刻到所述修改区域将被蚀刻的层（410）的改性区域（412）。

公开/授权文献

EP3238233B1 PROCÉDÉ DE RÉALISATION DE MOTIFS 公开/授权日：2019-07-17

信息查询

Global Dossier Espacenet

IPC分类:

H	电学
H01	基本电气元件
H01L	半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中使用的半导体器件见应用相关的小类）
H01L21/00	专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02	.半导体器件或其部件的制造或处理
H01L21/04	..至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18	...器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/30	....用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的（在半导体材料上制作电极的入H01L21/28）
H01L21/302	.....改变半导体材料的表面物理特性或形状的，例如腐蚀、抛光、切割
H01L21/306	......化学或电处理，例如电解腐蚀（形成绝缘层的入H01L21/31；绝缘层的后处理入H01L21/3105）
H01L21/3065	.......等离子腐蚀；活性离子腐蚀