- 专利标题: 親撥材を用いた薄膜トランジスタ、MOS電界効果トランジスタおよびそれらの製造方法
- 专利标题(英): A thin film transistor using the parent-repellent material, mos field effect transistors and methods for their preparation
-
申请号: JP2016556616申请日: 2015-10-29
-
公开(公告)号: JPWO2016068224A1公开(公告)日: 2017-08-17
- 发明人: 仁 浜口 , 仁 浜口 , 健朗 田中 , 健朗 田中 , 大喜多 健三 , 健三 大喜多 , 栗山 敬祐 , 敬祐 栗山
- 申请人: Jsr株式会社 , Jsr株式会社
- 申请人地址: 東京都港区東新橋一丁目9番2号
- 专利权人: Jsr株式会社,Jsr株式会社
- 当前专利权人: Jsr株式会社,Jsr株式会社
- 当前专利权人地址: 東京都港区東新橋一丁目9番2号
- 代理商 特許業務法人高橋・林アンドパートナーズ
- 优先权: JP2014223718 2014-10-31
- 主分类号: H01L29/786
- IPC分类号: H01L29/786 ; H01L21/283 ; H01L21/285 ; H01L21/336 ; H01L29/417 ; H01L29/78
摘要:
フォトリソグラフィ工程数を削減し、微細なパターンの形成が可能な薄膜トランジスタ、MOS電界効果トランジスタの製造方法を及びこれにより作製された薄膜トランジスタ、MOS電界効果トランジスタを提供することを目的とする。それらの薄膜トランジスタ、MOS電界効果トランジスタは電子デバイスに用いられる。薄膜トランジスタは、基板上に設けられた第一の絶縁層と、第一の絶縁層上に設けられたソース電極及びドレイン電極と、第一の絶縁層とソース電極とドレイン電極とを覆うように設けられた半導体層と、半導体層上に設けられた第二の絶縁層と、第二の絶縁層上に設けられたゲート電極とを具備し、第一の絶縁層は親撥材から成り、かつ凹部を有し、第一の絶縁層の凹部を埋めるようにソース電極及びドレイン電極が設けられることを特徴とする。
公开/授权文献
- JP6635041B2 親撥材を用いた薄膜トランジスタ、MOS電界効果トランジスタおよびそれらの製造方法 公开/授权日:2020-01-22
信息查询
IPC分类: