公开(公告)号：JP2022501838A

公开(公告)日：2022-01-06

申请号：JP2021538930

申请日：2019-09-06

申请人： イオン ビーム サービス ,  セ・エネ・エメ−セ・エセ・イ・セ ,  CNM−CSIC

发明人： トレグロッサ、フランク ,  ルー、ローラン ,  ゴディニョン、フィリップ

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本発明は、基板(10)上に配置されたMOSFET装置に関する。該装置は、第1及び第2の接点(13及び15)に覆われ、重度にドーピングされた第1及び第2のストリップ(11及び14)を備え、上記の2個のストリップは、該基板(10)上に存在するチャネル(18)によって隔てられ、該チャネルは絶縁層(20)に覆われ、該絶縁層の上には第3の接点(21)が備わる。該装置は、該チャネルは該絶縁層との境界に軽度にドーピングされた薄膜(19)を備え、該薄膜は該チャネルと同じ型のドーピング原子を備え、該ドーピング原子は該境界の両側に分布することを特徴とする。 【選択図】図1

公开(公告)号：JP2022002342A

公开(公告)日：2022-01-06

申请号：JP2021167198

申请日：2021-10-12

申请人： 株式会社半導体エネルギー研究所

发明人： 野村 真澄 ,  野田 耕生

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786

摘要： 【課題】新規な半導体装置、または消費電力の低い半導体装置、または面積の縮小が可能 な半導体装置の提供する。 【解決手段】内部回路と、入出力端子と、信号線と、電源線と、抵抗部と、第1のトラン ジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子と電気 的に接続され、第1のトランジスタの第1の端子は、電源線と電気的に接続され、第1の トランジスタの第2の端子は、抵抗部の第1の端子と電気的に接続され、抵抗部の第2の 端子は、信号線と電気的に接続され、制御信号生成回路は、第1のトランジスタのゲート と電気的に接続され、抵抗部および第1のトランジスタは、酸化物半導体を有する。 【選択図】図1

公开(公告)号：JP2022002323A

公开(公告)日：2022-01-06

申请号：JP2021149172

申请日：2021-09-14

申请人： 株式会社半導体エネルギー研究所

发明人： 山崎 舜平 ,  佐藤 将孝 ,  池澤 直樹 ,  谷中 順平 ,  井戸尻 悟

IPC分类号： H01L29/786 ,  H01L21/02 ,  H01L27/12 ,  H01L51/50 ,  H01L21/336

摘要： 【課題】半導体装置の作製工程の歩留まりを高める。半導体装置の量産性を高める。 【解決手段】基板上に第1の材料層を形成する工程、第1の材料層上に第2の材料層を形 成する工程、及び、第1の材料層と第2の材料層とを分離する工程を行い、半導体装置を 作製する。加えて、分離前に、第1の材料層と第2の材料層とを積層した状態で加熱する ことが好ましい。第1の材料層は、水素、酸素、及び水のうち一つまたは複数を有する。 第1の材料層は、例えば、金属酸化物を有する。第2の材料層は、樹脂(例えば、ポリイ ミド、アクリル)を有する。第1の材料層と第2の材料層とは、水素結合が切断されるこ とにより分離する。また、加熱により、第1の材料層と第2の材料層との界面または界面 近傍に析出した水に光が照射されることで、第1の材料層と第2の材料層とが分離する。 【選択図】図2

公开(公告)号：JP2022002160A

公开(公告)日：2022-01-06

申请号：JP2020144847

申请日：2020-08-28

申请人： キオクシア株式会社

发明人： 原 徳正 ,  柴田 昇

IPC分类号： G06F12/00 ,  G11C16/04 ,  G11C16/10 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11582 ,  H01L27/11573 ,  H01L27/11556 ,  H01L27/11526 ,  G11C11/56

摘要： 【課題】セル間相互干渉を避け、書き込みバッファの容量を削減し、ビットエラー率の偏りを抑制する。 【解決手段】メモリシステム内のメモリコントローラは、メモリセルにおけるしきい値領域が、第1ビット、第2ビット、第4ビットのデータに応じて、データが消去された消去状態を示す第17のしきい値領域と、第17のしきい値領域よりも電圧レベルが高くデータが書き込まれた書き込み状態を示す第18乃至第24のしきい値領域のいずれかのしきい値領域となるように第1プログラムを不揮発性メモリに行わせ、メモリセルにおけるしきい値領域が、第3ビットのデータに応じて、第17乃至第24のしきい値領域のうちいずれかのしきい値領域から第1乃至第16のしきい値領域のうちの2個のしきい値領域内のいずれかのしきい値領域となるように第2プログラムを不揮発性メモリに行わせ、第2プログラムを不揮発性メモリに行わせる場合に、第2ビットのデータと第3ビットのデータとを不揮発性メモリへ入力する。 【選択図】図1

公开(公告)号：JP2022500879A

公开(公告)日：2022-01-04

申请号：JP2021515587

申请日：2019-11-13

申请人： 中芯集成電路(寧波)有限公司上海分公司 ,  NINGBO SEMICONDUCTOR INTERNATIONAL CORPORATION(SHANGHAI BRANCH)

发明人： 秦 暁珊

IPC分类号： H01L21/336 ,  H01L29/786

摘要： 本発明は、トランジスタの製造方法及びゲートオールアラウンドデバイス構造を開示する。この方法は、最下層基板、絶縁層及び最上層基板を下から上へ順次含むベースを提供するステップと、最上層基板上にソース領域とドレイン領域を形成し、ソース領域とドレイン領域との間にチャネル領域を形成し、ソース領域からドレイン領域への方向を第1方向にし、第1方向に垂直な方向を第2方向にするステップと、第2方向において、チャネル領域の両側に、最上層基板を貫通する孔を形成するステップと、孔の下及びチャネル領域の下にある絶縁層を孔を通してエッチングして、孔と連通するキャビティを形成するステップと、前記チャネル領域の上面、前記孔と前記キャビティのチャネル領域に近い壁面を覆うように、ゲート誘電体層及び前記ゲート誘電体層を覆うゲートを含むゲート構造を形成するステップとを含む。チャネルの両側及び上面、下面に、完全に囲まれたゲート構造を形成することにより、チャネルに対するゲートの制御能力が向上し、ブレークダウン電圧が上昇し、同時に電流Idsが増加し、MOSトランジスタのゲート絶縁層の成長プロセスが簡略化される。 【選択図】図1

公开(公告)号：JP2022000899A

公开(公告)日：2022-01-04

申请号：JP2021142093

申请日：2021-09-01

申请人： 株式会社半導体エネルギー研究所

发明人： 山崎 舜平 ,  坂倉 真之 ,  渡邊 了介 ,  坂田 淳一郎 ,  秋元 健吾 ,  宮永 昭治 ,  廣橋 拓也 ,  岸田 英幸

IPC分类号： H01L21/336 ,  G09F9/30 ,  G02F1/1368 ,  G02F1/19 ,  G02F1/16766 ,  H01L51/50 ,  H01L27/32 ,  H05B33/02 ,  H01L29/786

摘要： 【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示 装置を提供する。 【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性 層は、微結晶化した表層部の第1の領域と、その他の部分の第2の領域で形成されている 。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や 酸素の脱離によるn型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と の接触抵抗を下げることができる。 【選択図】図1

公开(公告)号：JP2022000896A

公开(公告)日：2022-01-04

申请号：JP2021141380

申请日：2021-08-31

申请人： 株式会社半導体エネルギー研究所

发明人： 山崎 舜平 ,  秋元 健吾

IPC分类号： H01L29/786 ,  G09F9/00 ,  G02F1/1368 ,  H01L21/336

摘要： 【課題】酸化物半導体層を有する薄膜トランジスタにおいて、水分などの不純物を混入さ せずに良好な界面特性を提供することを課題の一つとする。電気特性及び信頼性の高い薄 膜トランジスタを有する半導体装置、及び該半導体装置を量産高く作製する方法を提案す ることを課題とする。 【解決手段】ゲート絶縁層表面に酸素ラジカル処理を行うことを要旨とする。よってゲー ト絶縁層と半導体層との界面に酸素濃度のピークを有し、かつゲート絶縁層の酸素濃度は 濃度勾配を有し、その酸素濃度はゲート絶縁層と半導体層との界面に近づくにつれて増加 する。 【選択図】図1

公开(公告)号：JP2022000882A

公开(公告)日：2022-01-04

申请号：JP2020211843

申请日：2020-12-21

申请人： 富士電機株式会社

发明人： 上村 和貴 ,  窪内 源宜

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/861 ,  H01L29/868 ,  H01L29/06 ,  H01L21/329 ,  H01L29/12 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L21/265 ,  H01L21/322 ,  H01L21/268 ,  H01L21/266 ,  H01L29/739

摘要： 【課題】ダイオード領域とIGBT領域とを備え、ダイオード領域をIGBT領域よりも高耐圧にできる半導体装置および半導体装置の製造方法を提供する。 【解決手段】半導体装置は、トランジスタ部70とダイオード部80を有する。トランジスタ部70は、第1導電型の半導体基板18と、第2導電型の第1半導体領域14と、第1導電型の第2半導体領域12と、ゲート絶縁膜50と、ゲート電極51と、第1導電型の第1半導体層20と、第2導電型の第3半導体領域22と、第1電極130と、第2電極24と、を有する。ダイオード部80は、半導体基板18と、第1半導体領域14と、第1半導体層20と、第1導電型の第4半導体領域82と、第1電極130と、第2電極24と、を有する。トランジスタ部70の第1半導体層20の半導体基板18の裏面からの深さは、ダイオード部80の第1半導体層20の半導体基板18の裏面からの深さより大きい。 【選択図】図2

公开(公告)号：JP2021197525A

公开(公告)日：2021-12-27

申请号：JP2020105121

申请日：2020-06-18

申请人： ミツミ電機株式会社

发明人： 矢田郷 昌稔 ,  白石 尚寛 ,  近藤 勝則 ,  渡部 憲佳

IPC分类号： H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L29/78

摘要： 【課題】飽和電圧を調整しやすく、特性のばらつきを抑制できる半導体装置及びその製造方法を提供する。 【解決手段】半導体装置は、半導体基板の主面に設けられた第1、第2のトレンチと、第1のトレンチと第2のトレンチとの間で主面に設けられた第2導電型の第1の半導体層と、主面の第1の半導体層との間で第1のトレンチを挟み、第1のトレンチに接する第1導電型の第2の半導体層と、第2の半導体層の下に設けられ、第2の半導体層及び第1のトレンチに接する第2導電型の第3の半導体層と、第3の半導体層の下に設けられ、第3の半導体層に接し、かつ第1のトレンチから離間している第1導電型の第4の半導体層と、主面の前記第1の半導体層との間で第2のトレンチを挟む第2導電型の第5の半導体層と、絶縁膜を介して第1のトレンチ内に設けられたゲートトレンチ電極と、絶縁膜を介して第2のトレンチ内に設けられたエミッタトレンチ電極と、を有する。 【選択図】図2

公开(公告)号：JP2021197520A

公开(公告)日：2021-12-27

申请号：JP2020104950

申请日：2020-06-18

申请人： ルネサスエレクトロニクス株式会社

发明人： 工藤 弘儀 ,  守屋 太郎 ,  打矢 聡

IPC分类号： H01L29/861 ,  H01L29/868 ,  H01L21/329 ,  H01L29/866 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L21/336 ,  H01L29/78

摘要： 【課題】半導体装置の信頼性を向上させる。 【解決手段】半導体装置は、半導体基板SUB上に絶縁膜ZMを介して形成されたダイオード用のシリコン膜SFと、シリコン膜SFよりも上層に形成された配線M1A,M1Cとを有している。シリコン膜SFは、p型シリコン領域PSと複数のn型シリコン領域NSを有しており、複数のn型シリコン領域NSのそれぞれは、平面視においてp型シリコン領域PSにより囲まれている。p型シリコン領域PSは、配線M1Aと電気的に接続され、複数のn型シリコン領域NSは、配線M1Cと電気的に接続されている。 【選択図】図4