-
公开(公告)号：JP6635041B2
公开(公告)日：2020-01-22
申请号：JP2016556616
申请日：2015-10-29
Applicant: JSR株式会社
IPC: H01L29/786 , H01L21/285 , H01L21/283 , H01L29/417 , H01L29/78 , H01L21/336
-
公开(公告)号：JP2018093021A
公开(公告)日：2018-06-14
申请号：JP2016234042
申请日：2016-12-01
Applicant: JSR株式会社
Abstract: 【課題】支持体上に対象物を仮固定した状態で加工・移動処理を行う方法において、分離層におけるレーザー照射による高熱の発生を抑制することができる対象物の処理方法を提供する。 【解決手段】(1)支持体と、レーザー光を吸収することにより変質する分離層と、処理対象物とをこの順に有する積層体を形成する工程;(2)前記対象物を加工し、および/または前記積層体を移動する工程;(3)前記支持体側から、前記分離層に、波長400nm以下でパルス幅1ナノ秒以下のパルスレーザー光を照射する工程;ならびに(4)前記支持体と前記対象物とを分離する工程;を有する、対象物の処理方法。 【選択図】なし
-
-
公开(公告)号：JP2017022080A
公开(公告)日：2017-01-26
申请号：JP2015203502
申请日：2015-10-15
Applicant: JSR株式会社
Abstract: 【課題】本発明の課題は、空隙等の欠陥の少ないニッケル膜の製造方法、前記ニッケル膜の製造方法を用いた積層型セラミック電子部品の製造方法、およびこれらの製造方法に好適に用いられるニッケル膜形成用組成物を提供することにある。 【解決手段】本発明のニッケル膜の製造方法は、(1)25℃での粘度が0.5〜1,000Pa・sであって、カルボン酸のニッケル金属塩(A)、およびアルカノールアミン(B)を含有するニッケル膜形成用組成物の塗膜を、基板上に形成する工程と、(2)前記塗膜を200〜600℃で加熱する工程とを有することを特徴とする。 【選択図】なし
Abstract translation: 本发明的一个目的是优选地在这些制造方法中用于制造缺陷少镍膜，如间隙，利用镍膜的制造方法制造多层陶瓷电子元件的方法，和镍的方法 以提供用于膜形成的组合物。 用于制造镍膜本发明涉及0.5的（1）的粘度方法〜1,000Pa·s的在25℃下，羧酸（A），和链烷醇胺镍的金属盐（B） 镍膜形成含有组合物，用于形成在基板，其特征在于通过加热在200〜600℃。（2）涂层膜的步骤的涂膜。 系统技术领域
-
-
Patent Agency Ranking
公开(公告)号：JP2020068213A
公开(公告)日：2020-04-30
申请号：JP2017034394
申请日：2017-02-27
Applicant: JSR株式会社
Abstract: 【解決手段】 電極パッドを有する基板上に感光性樹脂組成物の塗膜を形成する工程(1);前記塗膜を選択的に露光し、さらに現像することにより、前記電極パッドに対応する領域に開口部を有するレジストを形成する工程(2);前記レジストをプラズマ処理する工程(3);前記開口部に溶融はんだを加熱しながら充填する工程(4);を有するはんだ電極の製造方法。 【効果】 本発明のはんだ電極の製造方法は、IMS法において、レジストの表面に溶融はんだが付着しない、はんだ電極の製造方法を提供することができる。 【選択図】図1
-
公开(公告)号：JP6414203B2
公开(公告)日：2018-10-31
申请号：JP2016507493
申请日：2015-03-06
Applicant: JSR株式会社
CPC classification number: H05K3/107 , G03F7/0046 , G03F7/027 , G03F7/0392 , G03F7/36 , G03F7/40 , G03F7/70 , H05K3/105 , H05K3/1258
-
公开(公告)号：JP2016048779A
公开(公告)日：2016-04-07
申请号：JP2015155984
申请日：2015-08-06
Applicant: JSR株式会社
IPC: H01L21/768 , H01L23/522 , H01L23/532 , H01B1/22 , H01L21/3205
Abstract: 【課題】導電性が良好な3次元配線を有し、当該3次元配線を比較的高い生産性の下に、かつ比較的低い製造コストの下に製造することが容易な3次元配線を有する回路装置を提供する。 【解決手段】上側配線12aと下側配線13aとがコンタクトプラグ14aによって互いに電気的に接続されている3次元配線を有するシリコン貫通配線基板1を作製するにあたって、コンタクトプラグCPを底部シード層BSと主シード層MSとプラグ本体PBとで構成すると共に、底部シード層BSは気相蒸着法によって形成された導電体の層で形成し、主シード層MSは、周期表の第10族および第11族から選ばれる金属の塩および粒子の少なくとも一方を含有する金属膜形成用組成物の塗膜を加熱することで形成する。 【選択図】図1
Abstract translation: 要解决的问题：为了提供具有良好导电性的三维布线的电路装置，这使得可以以相对低的制造成本以相对较高的生产率容易地制造三维布线。解决方案：通过硅的布线板1 制造三维布线，使得上布线12a和下布线13a通过接触插塞14a彼此电连接。 接触塞CP包括底部种子层BS，主种子层MS和插头主体PB。 底部种子层BS由通过气相沉积形成的导体层形成。 主晶种层MS是通过加热金属成膜用组合物的涂膜而形成的，其中包括选自周期表第X族和第XI族的金属盐及其颗粒中的至少一种。选择的图：图1
-
公开(公告)号：JP2018012749A
公开(公告)日：2018-01-25
申请号：JP2016141421
申请日：2016-07-19
Applicant: JSR株式会社
IPC: C09J11/06 , C09J11/04 , C09J7/20 , H01L21/60 , C09J163/00
Abstract: 【解決手段】下記式(1)で表わされる基を少なくとも2個有する芳香族2級アミン(A)およびエポキシ樹脂(C)を含有することを特徴とする接着剤。式(1)中、Arは置換基を有していてもよい炭素数6〜30のアリール基を示し、*は結合手を示す。 【効果】本発明の接着剤は、半導体素子の接合において、接着剤層の空隙の発生をきわめて良好に抑制できる。このため、本発明の接着剤を用いて、IMS法によって形成されたはんだバンプを備えた半導体素子を積層した場合、接着剤層において空隙の発生が少なく、半導体素子間の接合強度が強い。 【選択図】なし
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.022 seconds)
