Invention Patent
- Patent Title: 具有屏蔽之積體電路封裝系統以及其製法
- Patent Title (English): Integrated circuit packaging system with shielding and method of manufacture thereof
- Patent Title (中): 具有屏蔽之集成电路封装系统以及其制法
-
Application No.: TW105110868Application Date: 2016-04-07
-
Publication No.: TW201712821APublication Date: 2017-04-01
- Inventor: 韓丙濬 , HAN, BYUNG JOON , 沈一權 , SHIM, IL KWON , 朴敬熙 , PARK, KYOUNGHEE , 林 耀劍 , LIN, YAOJIAN , 具敎王 , KOO, KYOWANG , 尹仁相 , YOON, IN SANG , 蔡昇龍 , CHAI, SEUNGYONG , 曺成源 , CHO, SUNGWON , 金成洙 , KIM, SUNGSOO , 李勳擇 , LEE, HUN TEAK , 梁悳景 , YANG, DEOKKYUNG
- Applicant: 星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
- Assignee: 星科金朋有限公司,STATS CHIPPAC PTE. LTD.
- Current Assignee: 星科金朋有限公司,STATS CHIPPAC PTE. LTD.
- Agent 洪武雄; 陳昭誠
- Priority: 62/146,209 20150410
- Main IPC: H01L23/48
- IPC: H01L23/48 ; H01L23/28 ; H01L23/60
Abstract:
一種積體電路封裝系統及其製法包括:基板,其係具有在基板頂面、基板底面及數個垂直面之間的內部電路;積體電路,其係耦合至該內部電路;模造封裝體,其係直接形成於該積體電路及該基板之基板頂面上;以及導電保形屏蔽結構,其係直接鋪設至該模造封裝體、該等垂直面上且在耦合至該內部電路之該基板底面下面延伸。
Public/Granted literature
- TWI695468B 具有屏蔽之積體電路封裝系統以及其製法 Public/Granted day:2020-06-01
Information query
IPC分类: