发明授权
US07590805B2 Monitor implementation in a multicore processor with inclusive LLC
有权
在包含有限责任公司的多核处理器中监视实现
- 专利标题： Monitor implementation in a multicore processor with inclusive LLC
- 专利标题（中）： 在包含有限责任公司的多核处理器中监视实现
-
申请号： US11323368申请日： 2005-12-29
-
公开(公告)号： US07590805B2公开(公告)日： 2009-09-15
- 发明人: Krishnakanth V. Sistla , Bryan L. Spry
- 申请人： Krishnakanth V. Sistla , Bryan L. Spry
- 申请人地址： US CA Santa Clara
- 专利权人： Intel Corporation
- 当前专利权人： Intel Corporation
- 当前专利权人地址： US CA Santa Clara
- 代理商 Erik R. Nordstrom
- 主分类号： G06F13/00
- IPC分类号： G06F13/00
摘要：
A method and apparatus to implement monitor primitives when a processor employs an inclusive shared last level cache. By the employing an inclusive last level cache, the processor is almost always able to complete a monitor transaction without requiring self snooping through the system interconnect.
公开/授权文献
信息查询
