Invention Application
- Patent Title: FLASH-SPEICHERZELLE UND VERFAHREN ZU IHRER HERSTELLUNG
- Patent Title (English): Flash memory cell and method for the production thereof
- Patent Title (中): 快闪存储单元及其制造方法
-
Application No.: PCT/EP2015/072726Application Date: 2015-10-01
-
Publication No.: WO2016050927A1Publication Date: 2016-04-07
- Inventor: KLEINING, Tobias , VAITKEVITCH, Sergej , HOFMANN, Martin
- Applicant: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT
- Applicant Address: Heinrich-Hertz-Straße 1 44227 Dortmund DE
- Assignee: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT
- Current Assignee: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT
- Current Assignee Address: Heinrich-Hertz-Straße 1 44227 Dortmund DE
- Agency: VON KREISLER SELTING WERNER
- Priority: EP14187533.6 20141002; EP14191155.2 20141030
- Main IPC: H01L21/28
- IPC: H01L21/28 ; G11C16/04 ; H01L29/423 ; H01L29/788 ; H01L29/66
Abstract:
Die Flash-Speicherzelle, die durch Anlegen von Programmier- und Löschspannungen beschreibbar sowie löschbar und durch Anlegen einer Lesespannung auslesbar ist, ist verstehen mit einem Halbleitersubstrat (16), in dessen Oberseite (22) voneinander beabstandete Drain- und Source-Anschlussgebiete (24,26) eingebracht sind. Ferner weist die Flash-Speicherzelle eine Gate-Isolationsschicht auf. Die Flash-Speicherzelle ist ferner mit einem Speicherelement (34) für elektrische Ladung versehen. Das Speicherelement (34) ist dezentral zwischen den Drain- und Source-Anschlussgebieten (24,26) und mit jeweiligem lateralen Abstand zu beiden positioniert. Die Flash-Speicherzelle weist eine die Gate-Isolationsschicht (30) überdeckende, das Speicherelement (34) allseitig umgebende sowie gegenüber diesem durch ein Dielektrikum (44,48) elektrisch isolierte Steuertransistor-Gate-Elektrode (32) zur Erzeugung eines wahlweise elektrisch leitenden oder sperrenden Kanals unterhalb der Steuertransistor-Gate-Elektrode (32) auf, wobei die Oberseite (22) des Halbleitersubstrats (16) unterhalb der Gate-Isolationsschicht (30) in einem Bereich zwischen dem Drain- und dem Source-Anschlussgebiet (24,26) ein laterales Dotierstoffprofil aufweist, das im Bereich unterhalb des Speicherelements (34) zur Einstellung einer ersten Schwellspannung, die im Bereich der Auslesespannung liegt, einen Dotierstoff von einem ersten Leitungstyp und im Bereich unterhalb der Steuertransistor-Gate-Elektrode (32) zur Einstellung einer im Vergleich zur ersten Schwellspannung geringeren zweiten Schwellspannung den ersten Dotierstoff (52) und einen zweiten Kompensationsdotierstoff (56) von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp aufweist.
Information query
IPC分类: