公开(公告)号：WO2016050927A1

公开(公告)日：2016-04-07

申请号：PCT/EP2015/072726

申请日：2015-10-01

Applicant: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT

Inventor： KLEINING, Tobias ,  VAITKEVITCH, Sergej ,  HOFMANN, Martin

IPC: H01L21/28 ,  G11C16/04 ,  H01L29/423 ,  H01L29/788 ,  H01L29/66

CPC classification number: H01L21/28273 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: Die Flash-Speicherzelle, die durch Anlegen von Programmier- und Löschspannungen beschreibbar sowie löschbar und durch Anlegen einer Lesespannung auslesbar ist, ist verstehen mit einem Halbleitersubstrat (16), in dessen Oberseite (22) voneinander beabstandete Drain- und Source-Anschlussgebiete (24,26) eingebracht sind. Ferner weist die Flash-Speicherzelle eine Gate-Isolationsschicht auf. Die Flash-Speicherzelle ist ferner mit einem Speicherelement (34) für elektrische Ladung versehen. Das Speicherelement (34) ist dezentral zwischen den Drain- und Source-Anschlussgebieten (24,26) und mit jeweiligem lateralen Abstand zu beiden positioniert. Die Flash-Speicherzelle weist eine die Gate-Isolationsschicht (30) überdeckende, das Speicherelement (34) allseitig umgebende sowie gegenüber diesem durch ein Dielektrikum (44,48) elektrisch isolierte Steuertransistor-Gate-Elektrode (32) zur Erzeugung eines wahlweise elektrisch leitenden oder sperrenden Kanals unterhalb der Steuertransistor-Gate-Elektrode (32) auf, wobei die Oberseite (22) des Halbleitersubstrats (16) unterhalb der Gate-Isolationsschicht (30) in einem Bereich zwischen dem Drain- und dem Source-Anschlussgebiet (24,26) ein laterales Dotierstoffprofil aufweist, das im Bereich unterhalb des Speicherelements (34) zur Einstellung einer ersten Schwellspannung, die im Bereich der Auslesespannung liegt, einen Dotierstoff von einem ersten Leitungstyp und im Bereich unterhalb der Steuertransistor-Gate-Elektrode (32) zur Einstellung einer im Vergleich zur ersten Schwellspannung geringeren zweiten Schwellspannung den ersten Dotierstoff (52) und einen zweiten Kompensationsdotierstoff (56) von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp aufweist.

Abstract translation: 该快速存储单元，其是可写和可擦除和通过施加编程将读取电压施加读取和擦除电压，理解与半导体基板（16），在其上侧（22）间隔开的漏极和源极端子的区域（24， 26）被插入。 此外，栅极绝缘层上的快闪存储器单元。 闪速存储器单元进一步设置有用于将电荷存储元件（34）。 所述存储器元件（34）是漏极和源极末端区域（24,26）以及位于与来自两个相应的横向距离之间的分散。 闪速存储器单元包括用于产生选择性导电或栅极绝缘层（30）由电介质（44,48）电绝缘的控制晶体管栅电极（32）覆盖在所有侧面包围并相对于后者的存储器元件（34） 阻塞控制晶体管栅极电极（32），下方的通道，其中在漏极和源极端子区域之间的区域中的栅极绝缘层（30）下方的半导体基板（16）的上侧（22）（24,26） 具有横向掺杂物轮廓，其在用于为在设定设置的第一阈值电压，其在读出电压，第一导电类型的掺杂剂的范围，并在控制晶体管栅极电极（32）下面的范围中的存储器元件（34）下方的区域 相比于第一阈值电压低第二阈值电压的第一掺杂剂（52）和第二Kompensationsdotierst 从一个方向关闭（56）相反的第一导电类型的第二导电类型。