-
公开(公告)号:WO2023035640A1
公开(公告)日:2023-03-16
申请号:PCT/CN2022/091216
申请日:2022-05-06
申请人: 长鑫存储技术有限公司
发明人: 刘曦光
IPC分类号: H01L21/28
摘要: 本公开实施例属于半导体制造技术领域,具体涉及一种半导体结构制作方法及半导体结构处理设备。通过反应腔体进行第一降温处理以将衬底冷却至第一预设温度,第一降温处理中单位时间的温度变化量为第一速率;通过冷却腔体进行第二降温处理以将衬底冷却至第二预设温度,第二降温处理中单位时间的温度变化量为第二速率,第一速率小于第二速率,第二预设温度小于第一预设温度。通过反应腔体进行第一降温处理,使得衬底先进行缓慢降温,然后再进行第二降温阶段,使得衬底降温至第二预设温度,避免因温差过大而导致栅极介质层碎裂,从而减少栅极结构的漏电现象。
-
公开(公告)号:WO2023035639A1
公开(公告)日:2023-03-16
申请号:PCT/CN2022/091210
申请日:2022-05-06
申请人: 长鑫存储技术有限公司
发明人: 刘曦光
摘要: 本公开实施例属于半导体制造技术领域,具体涉及一种半导体结构制作方法及半导体结构处理设备。进行第一降温处理以将衬底冷却至第一预设温度,第一降温处理中单位时间的温度变化量为第一速率;进行第二降温处理以将衬底冷却至第二预设温度,第二降温处理中单位时间的温度变化量为第二速率,第一速率小于第二速率,第二预设温度小于第一预设温度。通过进行第一降温处理,使得衬底先进行缓慢降温,然后再进行第二降温阶段,使得衬底降温至第二预设温度,避免因温差过大而导致栅极介质层碎裂,从而减少栅极结构的漏电现象。
-
公开(公告)号:WO2023021670A1
公开(公告)日:2023-02-23
申请号:PCT/JP2021/030464
申请日:2021-08-19
申请人: オリンパス株式会社
发明人: 小林 慧一
IPC分类号: H01L27/146 , A61B1/05 , H01L21/28 , H01L21/3205 , H01L21/60 , H01L21/768 , H01L23/522 , H01L29/40 , H04N5/369
摘要: 撮像ユニット1は、第1の主面10SAと第2の主面10SBとを有し、第1の主面10SAに受光回路11が形成され、第2の主面10SBに開口を有するビアホールH10の内面に貫通配線50が配設されている撮像基板10と、ビアホールH10の周囲の第2の主面10SBおよびビアホールH10の中の底面から第2の主面10SBに達しない範囲に配設されている半田レジスト膜60と、ビアホールH10の中に配設されている半田レジスト膜60の表面を覆っており、ビアホールH10の開口の外縁において、半田レジスト膜60に覆われていない貫通配線50と接合されている半田からなる接合端子70と、を有する。
-
公开(公告)号:WO2023019743A1
公开(公告)日:2023-02-23
申请号:PCT/CN2021/128320
申请日:2021-11-03
申请人: 长鑫存储技术有限公司
发明人: 穆克军
摘要: 本公开实施例公开了一种半导体器件的制备方法,所述方法包括:在衬底上形成栅极绝缘材料层;在栅极绝缘材料层上形成栅极材料层;对栅极材料层和栅极绝缘材料层执行刻蚀工艺,形成栅极层和栅极绝缘层;其中,栅极绝缘层和栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端,栅极绝缘层的第一端相对栅极层的第一端、栅极绝缘层的第二端相对栅极层的第二端均向内凹进预设长度。
-
公开(公告)号:WO2022249648A1
公开(公告)日:2022-12-01
申请号:PCT/JP2022/010967
申请日:2022-03-11
申请人: パナソニックホールディングス株式会社
发明人: 樋口 洋
IPC分类号: H01L51/46 , H01L21/28 , H01L21/288 , H01L51/50 , H05B33/26
摘要: 本開示の組成物は、導電材料、p型ドーパント、および溶媒を含む。当該溶媒は、アルコール、脂肪族炭化水素、シロキサン、エステル、およびエーテルからなる群より選択される少なくとも1つの化合物を含む。本開示の電子デバイスの製造方法は、本開示の組成物を用いて第二電極6を形成することと、第一電極2、光電変換層3、正孔輸送層5、および第二電極6をこの順で積層することと、を含む。
-
6.
公开(公告)号:WO2022231662A1
公开(公告)日:2022-11-03
申请号:PCT/US2021/065564
申请日:2021-12-29
IPC分类号: H01L27/11587 , H01L27/1159 , H01L27/11597 , H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11548 , H01L27/11565 , H01L27/11575 , H01L27/11582 , H01L21/28 , H01L29/792
摘要: A three-dimensional memory device includes an alternating stack of insulating layers and electrically conductive layers, memory openings extending through the alternating stack, and memory opening fill structures located in the memory openings and containing a respective vertical semiconductor channel and a respective memory film. Each of the electrically conductive layers includes a tubular metallic liner in contact with a respective outer sidewall segment of a respective one of the memory opening fill structures, an electrically conductive barrier layer contacting the respective tubular metallic liner and two of the insulating layers, and a metallic fill material layer contacting the electrically conductive barrier layer, and not contacting the tubular metallic liner or any of the insulating layers. The memory opening fill structures are formed after performing a halogen outgassing anneal through the memory openings to reduce or eliminate the halogen outgassing damage in the layers of the memory film.
-
7.
公开(公告)号:WO2022214338A1
公开(公告)日:2022-10-13
申请号:PCT/EP2022/057969
申请日:2022-03-25
摘要: The present disclosure relates to a method for forming an ohmic contact on a wide-bandgap semiconductor device comprising: shallow implanting a dopant through a first surface (4) of a wide-bandgap semiconductor device (1) using an implantation energy of less than 15 keV to form at least one interface region (5) of a wide-bandgap semiconductor material (2), thermal treatment of the interface region (5) comprising the implanted dopant at a temperature below 1100°C, and depositing a metal material on top of the at least one interface region (5) to form at least one ohmic contact region (3). The present disclosure further relates to a wide-bandgap semiconductor device (1) comprising a semiconductor body or epitaxial layer comprising a wide-bandgap semiconductor material (2), at least one interface region (5) which is doped and arranged within the wide-bandgap semiconductor material (2), and at least one ohmic contact region (3) arranged on top of the at least one interface region (5).
-
公开(公告)号:WO2022210188A1
公开(公告)日:2022-10-06
申请号:PCT/JP2022/013643
申请日:2022-03-23
申请人: 旭化成株式会社
发明人: 山田 智也
IPC分类号: H01L33/32 , H01L33/38 , H01L21/28 , H01L29/41 , H01L29/417
摘要: 本発明は、駆動電圧の増加や製造工程の増加を招来することなく、電流集中を抑制することができる窒化物半導体発光素子を提供する。窒化物半導体発光素子(1)は、第1窒化物半導体層(11)との接触界面が第1方向(L1)に延伸する第1接触領域(151a~151e)となるように配置されたn型電極(15a~15e)と、第2窒化物半導体層(13)との接触界面が第1方向(L1)に延伸する第2接触領域(161a,161c)となるように配置されたp型電極(16a,16c)とを備え、第1接触領域(151a~151e)の外周線のうちの第1方向(L1)と平行な線分(151a3,151b1,151c3,151d1)の長さは、第2接触領域(161a,161c)の外周線のうちの第1方向(L1)と平行かつ第1接触領域(151a~151d)に対向する線分(161a1,161a3,161c1,161c3)の長さよりも短い。
-
公开(公告)号:WO2022186192A1
公开(公告)日:2022-09-09
申请号:PCT/JP2022/008577
申请日:2022-03-01
申请人: 三菱電機株式会社
IPC分类号: H01L21/28 , H01L21/288 , H01L21/60 , H01L29/417 , H01L29/78 , H01L29/12 , H01L29/739 , H01L21/336 , H01L21/329 , H01L29/868 , H01L29/861
摘要: 半導体チップ(1)と、前記半導体チップ(1)の少なくとも一方の主面に設けられた電極(4)と、前記電極(4)上に設けられた第1接合用電極(6)と、前記第1接合用電極(6)上に設けられた第2接合用電極(7)と、を備え、前記電極(4)は、前記第1接合用電極(6)側の表面に凸部を有し、前記第1接合用電極(6)において、前記第2接合用電極(7)側の表面は平滑であり、前記第2接合用電極(7)において、前記第1接合用電極(6)と反対側の表面は平滑である、半導体素子。
-
公开(公告)号:WO2022172757A1
公开(公告)日:2022-08-18
申请号:PCT/JP2022/002936
申请日:2022-01-26
申请人: 東京エレクトロン株式会社
发明人: 山涌 純
IPC分类号: C23C16/455 , C23C16/505 , H01L21/28 , H01L21/285
摘要: 【解決手段】本開示の装置は、内部の処理空間が真空雰囲気となるように排気される処理容器に、第1の処理ガス、置換ガス、プラズマにより活性化した第2の処理ガス、置換ガスの順番で各ガスを交互に供給して基板に成膜するにあたり、第2の処理ガスを活性化するためのプラズマ生成機構を備えるプラズマ生成室と、プラズマ生成室を排気する排気機構と、プラズマ生成室と排気機構とを接続する排気路に設けられ、プラズマにより活性化した第2の処理ガスの供給先が前記排気路の下流側と前記処理空間との間で切り替わるように、開閉する供給先変更用バルブと、を備える。
-
-
-
-
-
-
-
-
-