Invention Application
- Patent Title: 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
- Patent Title (English): WO2018147678A1 - Method for forming circuit using seed layer and etching solution composition for selective etching of seed layer
-
Application No.: PCT/KR2018/001754Application Date: 2018-02-09
-
Publication No.: WO2018147678A1Publication Date: 2018-08-16
- Inventor: 정광춘 , 문병웅 , 김수한 , 문정윤 , 성현준 , 김재린
- Applicant: (주)잉크테크
- Applicant Address: 15426 경기도 안산시 단원구 능안로 108 (신길동), Gyeonggi-do KR
- Assignee: (주)잉크테크
- Current Assignee: (주)잉크테크
- Current Assignee Address: 15426 경기도 안산시 단원구 능안로 108 (신길동), Gyeonggi-do KR
- Agency: 조영현
- Priority: KR10-2017-0018275 20170209; KR10-2017-0020202 20170214; KR10-2017-0021847 20170217
- Main IPC: H05K3/46
- IPC: H05K3/46 ; H05K3/10 ; H05K3/06 ; H05K1/09 ; H05K3/02
Abstract:
본 발명은 시드층을 이용한 회로형성방법에 관한 것으로, 본 발명에 따른 시드층을 이용한 회로형성방법은 미세 피치의 구현이 가능하고, 회로의 부착력이 증대되며 마이그레이션 현상을 방지할 수 있는 것을 특징으로 한다.
Information query
