-
公开(公告)号：WO2022160907A1
公开(公告)日：2022-08-04
申请号：PCT/CN2021/133491
申请日：2021-11-26
Applicant: 武汉光谷创元电子有限公司
IPC: H05K1/03 , H05K3/02 , H01L23/488
Abstract: 一种加成法制作封装电路的工艺和封装电路。加成法制作封装电路的工艺包括以下步骤：(a)在绝缘材料(10)的表面上，覆盖带有电路负像的光刻胶(14)；(b)在所述绝缘材料(10)的未被所述光刻胶(14)覆盖的暴露区域中，通过PVD离子镀形成导电籽晶层(16)；(c)在所述导电籽晶层(16)上形成导体加厚层(18)；(d)剥离所述光刻胶(14)，以形成表面电路图案(20)；以及，(e)利用焊料凸点或导体柱(22)，将所述表面电路图案(20)与电子构件电连接。
-
公开(公告)号：WO2021125890A1
公开(公告)日：2021-06-24
申请号：PCT/KR2020/018702
申请日：2020-12-18
Applicant: SAMSUNG ELECTRONICS CO., LTD.
Inventor： JEON, Jongmin , HONG, Eunseok
IPC: H05K1/11 , H05K1/09 , H05K1/03 , H05K1/18 , H05K3/00 , H05K1/036 , H05K1/0393 , H05K1/189 , H05K3/02 , H05K3/361 , H05K3/4652
Abstract: Disclosed is a printed circuit board (PCB) module including a first PCB comprising a base PCB, a sidewall disposed on a periphery of the base PCB, and conductive vias penetrating the sidewall, a second PCB disposed on the sidewall to cover a cavity formed by the sidewall of the first PCB, and at least one electronic component disposed inside the cavity and located on the first PCB and/or the second PCB, wherein the sidewall comprises a first layer disposed on an upper face of the base PCB and constructed of an insulating member, a second layer disposed on the first layer and comprising a polyimide, a third layer disposed on the second layer and constructed of an insulating member, and a fourth layer disposed on the third layer and comprising a conductive member conductive with respect to the conductive vias.
-
公开(公告)号：WO2021088353A1
公开(公告)日：2021-05-14
申请号：PCT/CN2020/091679
申请日：2020-05-22
Applicant: 南京中鸿润宁新材料科技有限公司
Abstract: 一种低介电聚酰亚胺电路板，包括以下步骤：将聚酰亚胺、导热填料加入到二甲基甲酰胺中，搅拌使混匀，得聚酰亚胺胶液；将聚酰亚胺胶液涂覆到一片铜箔的粗糙面；热处理进行亚胺化；再将另一片大小相同的铜箔覆盖在聚酰亚胺胶液上；将无胶覆铜板半成品置于马弗炉热处理50～80min，即得。该聚酰亚胺电路板介电常数低、吸湿率低、铜剥离强度高，性能优异。
-
公开(公告)号：WO2020156186A1
公开(公告)日：2020-08-06
申请号：PCT/CN2020/072312
申请日：2020-01-15
Applicant: 长春石油化学股份有限公司
Abstract: 一种表面处理铜箔（100），包括一处理面（100A），其中所述处理面（100A）的实体体积小于1.90μm 3 /μm 2 。一种铜箔基板，包括一载板以及设置于所述载板的至少一表面的表面处理铜箔（100）；其中，所述表面处理铜箔（100）包括一电解铜箔（110）以及一表面处理层（112），所述表面处理层（112）设置在所述电解铜箔（110）和所述载板之间，所述表面处理层（112）包括面向所述载板的一处理面（100A），且该处理面（100A）的实体体积小于1.90μm 3 /μm 2 。通过将表面处理铜箔（100）的处理面（100A）的实体体积控制为小于1.90μm 3 /μm 2 ，当后续将表面处理铜箔（100）压合至载板时，能保持较低的信号传递损失程度控制。
-
公开(公告)号：WO2020111767A1
公开(公告)日：2020-06-04
申请号：PCT/KR2019/016455
申请日：2019-11-27
Applicant: 삼원액트 주식회사
Abstract: 도전 패턴의 연성 및 강성 조절이 가능한 FCCL 제조 방법이 개시된다. FCCL 제조 방법의 일 실시예는 전주 도금에 의해 전주도금용 몰드 상에 도전 패턴을 형성하는 전주 도금 과정; 및 상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 도전 패턴을 전사하는 전사 과정; 을 포함하며, 여기서, 상기 전주 도금 과정은 제1금속, 제2금속 그리고 제3금속이 구비된 도금조에서 수행되며, 여기서, 상기 제1금속은 구리이고, 상기 제2금속은 연성을 부가하기 위한 것으로서, 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고, 상기 제3금속은 강성을 부가하기 위한 것으로서, 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 한다.
-
Patent Agency Ranking
公开(公告)号：WO2020079844A1
公开(公告)日：2020-04-23
申请号：PCT/JP2018/039079
申请日：2018-10-19
Applicant: 日立化成株式会社
Abstract: この導電性基板の製造方法は、基板１１の一面側に配線１２をパターン形成する配線形成工程と、配線１２を覆うように基板１１の一面側に導電性繊維１３を配置する繊維配置工程と、導電性繊維１３が配置された基板１１の一面側に感光性樹脂層２４を形成する樹脂形成工程と、導電性繊維１３及び感光性樹脂層２４の硬化層１４を露光及び現像によってパターン形成する露光現像工程と、を備える。
-
公开(公告)号：WO2019125047A3
公开(公告)日：2019-06-27
申请号：PCT/KR2018/016461
申请日：2018-12-21
Applicant: 주식회사 두산
Abstract: 본 발명은 일면에 제1접착제층이 배치된 제1절연필름; 및 일면에 제2접착제층 및 소정의 형상으로 패턴화된 금속 도체가 순차적으로 배치된 제2절연필름을 포함하고, 상기 제1절연필름의 제1접착제층과, 상기 제2절연필름의 금속 도체가 배치된 면이 일체로 합지된 연성 복합기판 및 이의 제조방법을 제공한다.
-
8.发明申请
公开(公告)号：WO2018183787A1
公开(公告)日：2018-10-04
申请号：PCT/US2018/025317
申请日：2018-03-30
Applicant: MAGNA SEATING INC. , KOZLOWSKI, Eric , DAVIS, Jason , PETERS, Larry Jr.
Inventor： KOZLOWSKI, Eric , DAVIS, Jason , PETERS, Larry Jr.
Abstract: An electrical circuit board includes a first conductive layer and a second conductive layer. And an interlayer forming a thermal barrier is placed between the first conductive layer and the second conductive layer, wherein the thermal barrier reduces heat transfer between the first conductive layer and the second conductive layer.
-
公开(公告)号：WO2018135755A2
公开(公告)日：2018-07-26
申请号：PCT/KR2017/014487
申请日：2017-12-11
Applicant: 주식회사 케이씨씨
Abstract: 본 발명은 질화 알루미늄 기판; 상기 질화 알루미늄 기판 상에 형성되는 스피넬 구조의 금속 산화물을 포함하는 접합층 및 상기 접합층 상에 형성되는 금속층을 포함하고, 상기 접합층 및 금속층 중 적어도 하나는 유리분말(glass frit)을 포함하는 세라믹 회로기판 및 이의 제조방법에 관한 것이다.
-
公开(公告)号：WO2017171884A1
公开(公告)日：2017-10-05
申请号：PCT/US2016/025772
申请日：2016-04-02
Applicant: INTEL CORPORATION
Inventor： ZHANG, Zhichao , OUYANG, Gong , XIAO, Kai , LI, Eric , AYGUN, Kemal
CPC classification number: H05K3/0026 , H05K1/0228 , H05K3/027 , H05K3/4694 , H05K2201/09227 , H05K2201/09727 , H05K2203/107 , H05K2203/1476
Abstract: Fine feature formation techniques for printed circuit boards are described. In one embodiment, for example, a method may comprise fabricating a conductive structure 306 on a low density interconnect (LDI) printed circuit board (PCB) 150 according to an LDI fabrication process and forming one or more fine conductive features on the LDI PCB by performing a fine feature formation (FFF) process, the FFF process to comprise removing conductive material of the conductive structure along an excision path to form a fine gap region 308 within the conductive structure. Other embodiments are described and claimed.
Abstract translation: 描述了用于印刷电路板的精细特征形成技术。 在一个实施例中，例如，方法可以包括根据LDI制造工艺在低密度互连（LDI）印刷电路板（PCB）150上制造导电结构306，并且通过以下步骤在LDI PCB上形成一个或多个精细导电特征： 执行精细特征形成（FFF）工艺，FFF工艺包括沿着切除路径去除导电结构的导电材料以在导电结构内形成精细间隙区域308。 描述并要求保护其他实施例。
-
-
-
-
-
-
-
-
-
Search Results
359
records
(took 0.031 seconds)
