-
公开(公告)号：CN117807950B
公开(公告)日：2024-05-03
申请号：CN202410232063.3
申请日：2024-03-01
Applicant: 北京邮电大学
IPC: G06F30/392 , G06F30/398 , G06F18/22 , G06F18/23 , G06F18/243 , G06F111/06
Abstract: 本发明公开一种考虑模块对称性的布图规划方法、系统及电子设备，涉及集成电路领域。本发明根据输入的网表和模块信息对电路模块的对称性进行识别，得到对称组。选取组中每个对称对其中之一作为代表建立对称树，以表示对称组的内部结构。根据对称树以及非对称模块的结构建立CB‑tree布图表示，并使用模拟退火算法基于CB‑tree结构进行优化，从而实现考虑模块对称性的布图规划。本发明能够有效降低布图规划的复杂度，在提高布图规划质量的同时保证对称性约束。
-
公开(公告)号：CN116663482B
公开(公告)日：2023-11-07
申请号：CN202310934054.4
申请日：2023-07-28
Applicant: 北京邮电大学
IPC: G06F30/392 , G06F30/398
Abstract: 本发明公开一种CNFET电路的布局方法及系统，属于半导体器件技术领域。本发明采用统计静态时序分析方式进行关键段组的选取，然后基于可以更准确地评估电路的延迟和更有效的优化电路时序良率的段统计延迟模型进行每个关键段的关键门的最优位置的确定，完成CNFET电路的布局，本发明实现了在保证时序良率的同时降低电路布局所需时间。
-
公开(公告)号：CN117807950A
公开(公告)日：2024-04-02
申请号：CN202410232063.3
申请日：2024-03-01
Applicant: 北京邮电大学
IPC: G06F30/392 , G06F30/398 , G06F18/22 , G06F18/23 , G06F18/243 , G06F111/06
Abstract: 本发明公开一种考虑模块对称性的布图规划方法、系统及电子设备，涉及集成电路领域。本发明根据输入的网表和模块信息对电路模块的对称性进行识别，得到对称组。选取组中每个对称对其中之一作为代表建立对称树，以表示对称组的内部结构。根据对称树以及非对称模块的结构建立CB‑tree布图表示，并使用模拟退火算法基于CB‑tree结构进行优化，从而实现考虑模块对称性的布图规划。本发明能够有效降低布图规划的复杂度，在提高布图规划质量的同时保证对称性约束。
-
公开(公告)号：CN116663482A
公开(公告)日：2023-08-29
申请号：CN202310934054.4
申请日：2023-07-28
Applicant: 北京邮电大学
IPC: G06F30/392 , G06F30/398
Abstract: 本发明公开一种CNFET电路的布局方法及系统，属于半导体器件技术领域。本发明采用统计静态时序分析方式进行关键段组的选取，然后基于可以更准确地评估电路的延迟和更有效的优化电路时序良率的段统计延迟模型进行每个关键段的关键门的最优位置的确定，完成CNFET电路的布局，本发明实现了在保证时序良率的同时降低电路布局所需时间。
-
-
-
Search Results
4
records
(took 0.253 seconds)
