-
公开(公告)号：CN1934651A
公开(公告)日：2007-03-21
申请号：CN200580009427.7
申请日：2005-01-11
申请人： 微米技术有限公司
CPC分类号： G11C7/1078 , G11C7/1051 , G11C7/1063 , G11C7/1066 , G11C7/1072 , G11C7/109 , G11C7/1093 , G11C2207/2254
摘要： 一种存储设备具有数据收发器、写选通收发器和读选通收发器。数据收发器将输入数据输入存储设备，以及从存储设备接收输出数据。写选通收发器传输输入数据的定时信息。读选通收发器传输输出数据的定时信息。该存储设备也具有用于生成辅助信息的辅助电路。该辅助信息包括与输入数据和输出数据的定时信息不同的信息。该辅助电路使用写和读收发器来向存储设备发送辅助信息和从该设备接收辅助信息。
-
公开(公告)号：CN1507629A
公开(公告)日：2004-06-23
申请号：CN02809648.7
申请日：2002-03-12
申请人： 微米技术有限公司
IPC分类号： G11C7/22 , G11C7/10 , G11C11/4067 , G11C11/4076 , G11C11/4072 , G11C7/20 , G06F13/42
CPC分类号： G11C7/22 , G11C7/1072
摘要： 在高速存储子系统中，各存储器件的最小器件读延迟差以及各存储器件和存储控制器之间的信号传播时间差可能导致范围很宽的系统读延迟。本发明通过比较各器件的系统读延迟差，然后以使每个器件表现出相同系统读延迟的器件系统读延迟来操作各存储器件，从而使高速存储系统中每个存储器件的系统读延迟得到均衡。
-
公开(公告)号：CN101740106A
公开(公告)日：2010-06-16
申请号：CN200910260401.X
申请日：2005-01-11
申请人： 微米技术有限公司
IPC分类号： G11C7/10
CPC分类号： G11C7/1078 , G11C7/1051 , G11C7/1063 , G11C7/1066 , G11C7/1072 , G11C7/109 , G11C7/1093 , G11C2207/2254
摘要： 一种存储设备具有数据收发器、写选通收发器和读选通收发器。数据收发器将输入数据输入存储设备，以及从存储设备接收输出数据。写选通收发器传输输入数据的定时信息。读选通收发器传输输出数据的定时信息。该存储设备也具有用于生成辅助信息的辅助电路。该辅助信息包括与输入数据和输出数据的定时信息不同的信息。该辅助电路使用写和读收发器来向存储设备发送辅助信息和从该设备接收辅助信息。
-
公开(公告)号：CN1636196A
公开(公告)日：2005-07-06
申请号：CN02815365.0
申请日：2002-06-06
申请人： 微米技术有限公司
IPC分类号： G06F13/00
CPC分类号： G11C29/028 , G06F13/1694 , G11C7/1072 , G11C7/1078 , G11C7/1093 , G11C11/401 , G11C29/50012 , G11C2207/2254
摘要： 公开了一种用于准确确定存储器设备上相对于写时钟数据的实际到达，以便准确对准存储器设备上数据捕获的开始和数据到达的方法和装置。在存储器设备的输入上数据到达的实际时间是通过将背对背写命令连同预定数据模式一起发送给存储器设备来确定的。数据模式存储在寄存器中，预测的数据到达时间和实际的数据到达时间之间的差异通过逻辑电路来确定。任何确定的差异皆可以通过延迟存储器设备上数据捕获的开始来补偿，由此准确对准存储器设备上数据捕获的开始和数据的到达。
-
公开(公告)号：CN101159163A
公开(公告)日：2008-04-09
申请号：CN200710166759.7
申请日：2002-03-12
申请人： 微米技术有限公司
CPC分类号： G11C7/22 , G11C7/1072
摘要： 在高速存储子系统中，各存储器件的最小器件读延迟差以及各存储器件和存储控制器之间的信号传播时间差可能导致范围很宽的系统读延迟。本发明通过比较各器件的系统读延迟差，然后以使每个器件表现出相同系统读延迟的器件系统读延迟来操作各存储器件，从而使高速存储系统中每个存储器件的系统读延迟得到均衡。
-
公开(公告)号：CN1620696A
公开(公告)日：2005-05-25
申请号：CN02828299.X
申请日：2002-12-18
申请人： 微米技术有限公司
CPC分类号： G11C29/12015 , G11C7/1078 , G11C7/109 , G11C7/22 , G11C7/222 , G11C29/14
摘要： 一种同步半导体器件可以正常模式和替代模式工作。该半导体器件具有用于接收多个同步捕获的输入信号的命令总线，以及用于接收多个异步输入信号的多个异步输入端。该器件还具有用于接收外部时钟信号的时钟输入，其中，所述器件由制造商规定为，在正常模式下使用频率高于预定最小频率的外部时钟信号工作。内部延迟锁定环(DLL)时钟电路连接到时钟输入端，并在正常工作模式下响应外部时钟信号以生成至少一个内部时钟信号。该器件中的控制电路响应施加到该器件异步输入端上的预定顺序的异步信号，以将该器件置于禁用内部时钟电路的替代工作模式下，以便该器件可以在替代模式下使用频率低于预定最小频率的外部时钟信号工作。该替代工作模式有利于以低于正常工作模式的规定最小频率的速率测试该器件。
-
公开(公告)号：CN100565481C
公开(公告)日：2009-12-02
申请号：CN02815365.0
申请日：2002-06-06
申请人： 微米技术有限公司
IPC分类号： G06F13/00
CPC分类号： G11C29/028 , G06F13/1694 , G11C7/1072 , G11C7/1078 , G11C7/1093 , G11C11/401 , G11C29/50012 , G11C2207/2254
摘要： 公开了一种用于准确确定存储器设备上相对于写时钟数据的实际到达，以便准确对准存储器设备上数据捕获的开始和数据到达的方法和装置。在存储器设备的输入上数据到达的实际时间是通过将背对背写命令连同预定数据模式一起发送给存储器设备来确定的。数据模式存储在寄存器中，预测的数据到达时间和实际的数据到达时间之间的差异通过逻辑电路来确定。任何确定的差异皆可以通过延迟存储器设备上数据捕获的开始来补偿，由此准确对准存储器设备上数据捕获的开始和数据的到达。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.02 秒)