-
公开(公告)号：CN105390161B
公开(公告)日：2018-08-14
申请号：CN201510706557.1
申请日：2011-02-25
申请人： 海力士半导体有限公司
发明人： 金光现
CPC分类号： G11C29/04 , G11C7/22 , G11C29/022 , G11C29/14 , G11C29/56012 , G11C2029/5602
摘要： 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
-
公开(公告)号：CN105390161A
公开(公告)日：2016-03-09
申请号：CN201510706557.1
申请日：2011-02-25
申请人： 海力士半导体有限公司
发明人： 金光现
CPC分类号： G11C29/04 , G11C7/22 , G11C29/022 , G11C29/14 , G11C29/56012 , G11C2029/5602
摘要： 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
-
公开(公告)号：CN103514963A
公开(公告)日：2014-01-15
申请号：CN201310160658.4
申请日：2013-05-03
申请人： 爱思开海力士有限公司
发明人： 宋清基
IPC分类号： G11C29/56
摘要： 本发明公开了一种存储器，所述存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将包括激活命令、写入命令、校准命令、以及MRS命令的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成响应于多个地址信号和MRS命令而将存储器设定成测试模式；以及测试控制器，所述测试控制器被配置成当存储器被设定成测试模式时在基于通过对具有比所述时钟信号更高频率的测试时钟信号计数获得的计数信息确定的时间点将用于测试操作所述存储体的至少一个内部测试命令激活。
-
公开(公告)号：CN101009141B
公开(公告)日：2010-05-19
申请号：CN200710003745.3
申请日：2007-01-24
申请人： 三星电子株式会社
IPC分类号： G11C29/16
摘要： 一种半导体存储设备，包括，控制信号发生器，用于组合从外部部分施加的命令信号以生成测试信号；设置/重置信号发生器，用于响应于该测试信号而接收从外部部分施加的模式设置信号，并且当该模式设置信号是指定单个设置/重置的信号时，生成第一设置/重置信号；测试逻辑部分，用于响应于该测试信号而存储并然后输出该模式设置信号；设置/重置主信号发生器，用于接收该第一设置/重置信号以输出用于共同控制该半导体存储设备中的内部块的测试模式的设置/重置主信号；以及测试控制信号发生器，用于组合该测试逻辑部分的输出信号以生成多个控制信号，并响应于所述多个控制信号而生成该设置/重置主信号作为多个测试控制信号。
-
公开(公告)号：CN100466107C
公开(公告)日：2009-03-04
申请号：CN03821656.6
申请日：2003-09-11
申请人： 因芬尼昂技术股份公司
发明人： T·博伊赫勒
IPC分类号： G11C29/00
CPC分类号： G11C29/48 , G11C29/14 , G11C29/72 , G11C29/814
摘要： 本发明提供了用于通过具有直接存取(DA)模式逻辑的测试控制器来测试一eDRAM的电路与方法。本发明的电路与方法可利用已知的存储器测试器来进行eDRAM的测试。本发明提供一种半导体装置，其包含一包埋式动态随机存取存储器(eDRAM)以用于储存数据，所述eDRAM包含多个存储器小区，以及一侧式控制器；其所述测试控制器包含内建自身测试(BIST)逻辑电路，以及直接存取模式逻辑电路。所述测试控制器更包含一多路复用器，其用于自所述BIST逻辑电路与所述直接存取模式逻辑电路而多路传输数据、指令与地址至所述eDRAM。
-
公开(公告)号：CN100350508C
公开(公告)日：2007-11-21
申请号：CN200310124665.5
申请日：2003-11-28
申请人： 恩益禧电子股份有限公司
发明人： 伊藤宗广
IPC分类号： G11C29/00
CPC分类号： G11C29/12015 , G11C29/14 , G11C29/56 , G11C29/56004 , G11C29/56012 , G11C2029/3602
摘要： 与具有频率为外时钟ECK频率的四倍的PLL时钟PCK同步，产生包括外部地址EAD的n个内部地址IAD，与PLL时钟PCK同步，产生n位内部写入数据ITD以写入RAM宏12中。此后，锁存外部地址EAD，与PLL时钟PCK同步产生包括外部地址EAD的n个内部地址IDA，与PLL时钟PCK同步从RAM宏12读取对应n个内部地址IAD的n位内部读取数据ITQ，并且输出在n个内部地址IAD中对应与锁存地址LAD一致的内部地址IAD的内部读取数据ITQ。
-
公开(公告)号：CN1319072C
公开(公告)日：2007-05-30
申请号：CN01818984.9
申请日：2001-09-14
申请人： 英特尔公司
IPC分类号： G11C29/00
CPC分类号： G11C29/12015 , G11C11/401 , G11C29/14 , G11C2029/0405
摘要： 一种具有内建自测功能的存储部件包括存储器阵列。输入/输出接口耦合到存储器阵列并具有反馈回路。提供控制器以向存储器阵列传输存储器阵列测试数据，以便储存存储器阵列测试数据，并从存储器阵列读取存储器阵列测试数据。还提供比较寄存器以便将传输到存储器阵列的存储器阵列测试数据与从存储器阵列读取的存储器阵列测试数据相比较。
-
公开(公告)号：CN1755834A
公开(公告)日：2006-04-05
申请号：CN200510092478.2
申请日：2005-08-23
申请人： 恩益禧电子股份有限公司
IPC分类号： G11C11/401 , G11C11/406 , G11C29/00 , G01R31/28
CPC分类号： G11C29/12015 , G11C11/401 , G11C11/406 , G11C29/14 , G11C2211/4061
摘要： 提供一种半导体存储装置，具有在保存数据时需要刷新的存储单元，能够将读/写操作和刷新操作设定成接近的状态，从而能够实现提高测试精度和质量。该半导体存储装置具有控制电路(116、118、121)，在第一模式下，确定在读/写操作之前生成刷新，并总是将延迟设定为第一固定值；在第二模式下，确定在读/写操作之后生成刷新，并总是将延迟设定为第二固定值。
-
公开(公告)号：CN1574102A
公开(公告)日：2005-02-02
申请号：CN200410068416.3
申请日：2004-06-21
申请人： 海力士半导体有限公司
发明人： 金泰润
IPC分类号： G11C29/00
CPC分类号： G11C29/12015 , G11C29/14
摘要： 本发明公开了一种通过仅仅在激活之后才自动执行预充电来利用长周期时钟信号测试存储器件的方法。在该方法中，仅仅在施加了用于激活存储体的信号时的外部信号的下降沿，才自动产生用于对存储器件的存储体进行预充电的信号。因此，本发明确保了存储器件的稳定测试，从而缩短了测试时间。
-
公开(公告)号：CN1120500C
公开(公告)日：2003-09-03
申请号：CN98107951.2
申请日：1998-05-07
申请人： 三菱电机株式会社 , 三菱电气工程株式会社
CPC分类号： G11C29/50 , G11C11/401 , G11C29/14
摘要： 半导体存储器包括控制电路、测试模式控制电路、内部周期设定电路及地址锁存电路。控制电路检测是否指定了测试模式。测试模式控制电路检测是否指定了自干扰测试模式。内部周期设定电路在测试模式下且在指定了自干扰测试模式的情况下，重复产生给定周期的时钟信号。同时，地址锁存电路锁存在行地址选通信号下降沿时刻的地址。行译码器响应该时钟信号而激活，成为重复选择对应于已锁存的地址的字线的状态。
-
-
-
-
-
-
-
-
-
搜索结果
94 条记录 (耗时 0.021 秒)