公开(公告)号：CN105981106B

公开(公告)日：2019-08-02

申请号：CN201580008215.0

申请日：2015-02-11

申请人： IMEC ,  非营利协会 ,  荷兰应用自然科学研究组织TNO

发明人： K·J·R·明尼 ,  G·基淋克 ,  J·吉诺

IPC分类号： G11C29/00 ,  H01L21/66 ,  H01L51/00 ,  H01L27/12 ,  H01L27/28 ,  H01L51/05 ,  G11C11/56 ,  G11C13/00

CPC分类号： H01L51/0022 ,  G11C17/146 ,  G11C29/028 ,  G11C29/50004 ,  G11C2029/0403 ,  G11C2029/5002 ,  H01L22/14 ,  H01L22/22 ,  H01L27/283 ,  H01L51/0055 ,  H01L51/0512

摘要： 提供了一种薄膜电路的制造方法，该方法包括：(a)获取包括具有输出的至少一个逻辑门电路的薄膜电路，至少一个逻辑门电路包括多个驱动晶体管和多个负载元件，至少一个负载元件电连接到输出；(b)将一系列预定电压图案顺序地提供给多个驱动晶体管，电压图案包括在相应驱动晶体管的栅极和源极之间分别施加的一组电压；(c)测量与一系列预定电压图案相对应的至少一个逻辑门电路的一系列输出电压值；(d)将一系列输出电压值与一系列相应的预定参考输出电压值进行比较；(e)在输出电压值与相应的预定参考输出电压值不匹配的情况下，调节电连接到输出的负载元件的数量；以及(f)重复步骤(b)至(e)，直至一系列输出电压值与一系列预定参考输出电压值匹配。

公开(公告)号：CN106797179B

公开(公告)日：2019-07-30

申请号：CN201580000993.5

申请日：2015-06-15

申请人： 京微雅格(北京)科技有限公司

发明人： 周雪萍 ,  陈子贤 ,  薛庆华

IPC分类号： H02M3/156 ,  G06F1/26

CPC分类号： G06F1/3287 ,  G06F1/3296 ,  G11C7/20 ,  G11C11/417 ,  G11C29/021 ,  G11C29/028 ,  H03K19/00 ,  H03K19/17784 ,  Y02D10/171 ,  Y02D10/172

摘要： 一种芯片供电方法及芯片，配置存储器(202)给NMOS传输门(201)提供配置电压，LDO电路(203)为芯片供电，该方法包括：确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态(S101)；根据芯片的工作状态，调节配置位，调节LDO电路的输出电压(S102)。芯片供电方法降低了芯片在内存配置过程中的功耗，并提升了用户使用阶段的工作性能。

公开(公告)号：CN105244058B

公开(公告)日：2019-07-05

申请号：CN201510395749.5

申请日：2015-07-07

申请人： 科洛斯巴股份有限公司

发明人： 赵星贤 ,  H.纳扎里安 ,  L.S.刘

IPC分类号： G11C16/26 ,  G11C16/06

CPC分类号： G11C13/004 ,  G11C11/1659 ,  G11C11/1673 ,  G11C13/0002 ,  G11C13/003 ,  G11C13/0033 ,  G11C13/0061 ,  G11C14/00 ,  G11C14/0045 ,  G11C29/026 ,  G11C29/028 ,  G11C2013/0071 ,  G11C2213/51 ,  G11C2213/73 ,  G11C2213/76

摘要： 本文提供一种对于非易失性电阻型存储器的改进感测方法，以实现更高的感测容限。该感测方法可以放大在该电阻型存储器内的易失性选择器器件的电流‑电压特性。所公开的感测方法可以包括用激活电压来激活该选择器器件，然后将该激活电压降低至保持电压，在该保持电压处该选择器器件对于断态存储单元仍然使其失活，但对于通态存储单元仍然让其激活。因此，可以在电阻型存储器的感测方法中应用该选择器器件的极高的通断比特性，从而实现之前对于非易失性存储器无法实现的感测容限。

公开(公告)号：CN109712661A

公开(公告)日：2019-05-03

申请号：CN201811073495.5

申请日：2018-09-14

申请人： 三星电子株式会社

发明人： 金荣勋 ,  金始弘

IPC分类号： G11C16/32

CPC分类号： G11C11/4093 ,  G11C5/025 ,  G11C7/106 ,  G11C7/1066 ,  G11C7/1087 ,  G11C7/1093 ,  G11C7/222 ,  G11C11/4076 ,  G11C11/4091 ,  G11C29/028 ,  G11C2207/105 ,  G11C2207/107 ,  G11C2207/2254

摘要： 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。

公开(公告)号：CN109671462A

公开(公告)日：2019-04-23

申请号：CN201810863665.3

申请日：2018-08-01

申请人： 三星电子株式会社

发明人： 金灿河 ,  康淑恩 ,  金志秀 ,  卢承京 ,  李东起 ,  李允宑 ,  李镇旭 ,  李熙元 ,  张俊锡 ,  崔永夏

IPC分类号： G11C16/26

CPC分类号： G11C16/10 ,  G06K9/6223 ,  G06K9/6226 ,  G11C5/063 ,  G11C8/12 ,  G11C16/08 ,  G11C16/3445 ,  G11C16/3459 ,  G11C29/021 ,  G11C29/028 ,  G11C29/50004 ,  G11C16/26

摘要： 一种包括控制器的存储设备的操作方法：从非易失性存储器接收读取数据；基于接收到的读取数据测量分别对应于非易失性存储器的多个存储单元块的多个阈值电压分布；基于所测量的多个阈值电压分布来测量多个存储单元块之间的分布变化；基于所测量的分布变化来动态地确定用于非易失性存储器的操作参数；以及向非易失性存储器发送操作命令、地址和与该地址相对应的至少一个操作参数。

公开(公告)号：CN108231121A

公开(公告)日：2018-06-29

申请号：CN201711328187.8

申请日：2017-12-13

申请人： 华邦电子股份有限公司

发明人： 村上洋树 ,  妹尾真言

IPC分类号： G11C16/16 ,  G11C16/26

CPC分类号： G06F3/0619 ,  G06F3/06 ,  G06F3/0634 ,  G06F3/0679 ,  G11C16/16 ,  G11C16/26 ,  G11C29/021 ,  G11C29/028 ,  G11C29/1201 ,  G11C29/46 ,  G11C2029/0403 ,  G11C2029/5602

摘要： 本发明提供一种半导体存储装置及其操作设定方法，能够减少ROM的选项数据资源，并且能够维持操作的弹性。本发明的半导体存储装置包含存储最适合选项数据的存储器单元阵列、CPU、RAM和ROM。CPU对应于所需要的操作，从存储器单元阵列的选项数据存储器读取最适合选项数据并暂存在RAM，且利用从RAM读取的最适合选项数据，控制半导体存储装置的操作。

公开(公告)号：CN108133724A

公开(公告)日：2018-06-08

申请号：CN201711202968.2

申请日：2017-11-27

申请人： 三星电子株式会社

发明人： 田周鄠 ,  崔训对

IPC分类号： G11C7/10

CPC分类号： G11C7/1057 ,  G11C29/025 ,  G11C29/028 ,  H01L25/0657 ,  G11C7/1051

摘要： 被配置为执行ZQ校准方法的存储器器件可以包括共享连接到ZQ引脚的电阻器的第一裸芯和第二裸芯。第一裸芯可以被配置为响应于从存储器器件外部施加的ZQ校准命令，使用电阻器执行第一校准操作。第一裸芯可以被配置为在第一校准操作结束之后生成ZQ标志信号以及执行第二校准操作。第二裸芯可以被配置为响应于ZQ标志信号执行第一校准操作并在第二裸芯的第一校准操作结束之后执行第二校准操作。

公开(公告)号：CN107818803A

公开(公告)日：2018-03-20

申请号：CN201710218106.2

申请日：2017-04-05

申请人： 爱思开海力士有限公司

发明人： 郑海康

IPC分类号： G11C7/10

CPC分类号： G11C7/12 ,  G11C5/063 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1084 ,  G11C7/22 ,  G11C29/022 ,  G11C29/028 ,  G11C29/50008 ,  G11C7/1048

摘要： 一种半导体器件可以包括校准电路和输出电路。校准电路可以执行用于设置输出电路的电阻值的校准操作。校准电路可以通过经由信号传输线耦接到设置在另一个半导体器件中的参考电阻器来执行校准操作。

公开(公告)号：CN107799149A

公开(公告)日：2018-03-13

申请号：CN201710266574.7

申请日：2017-04-21

申请人： 爱思开海力士有限公司

发明人： 韩周玹 ,  朴钟元 ,  梁赞祐

IPC分类号： G11C16/34

CPC分类号： G11C29/50004 ,  G06F11/1044 ,  G11C16/10 ,  G11C16/16 ,  G11C16/26 ,  G11C16/3454 ,  G11C16/3459 ,  G11C16/349 ,  G11C29/021 ,  G11C29/028 ,  G11C29/42 ,  G11C29/52 ,  G11C2029/5004 ,  G11C16/3436

摘要： 本发明公开一种数据存储装置，其包括：非易失性存储器装置；以及控制单元，其适于控制对非易失性存储器装置的第一页面的存储器单元的编程操作，并且在编程操作失败的情况下处理编程失败，其中控制单元改变读取电压以用于区分擦除状态和具有最邻近于擦除状态的阈值电压的编程状态，通过将改变的读取电压施加到第一页面的存储器单元来读出数据，并且根据将通过施加改变的读取电压而读出的数据的翻转位的数量与参考值进行比较的结果来对存储在第一页面的存储器单元中的数据执行错误处理操作。

公开(公告)号：CN104903877B

公开(公告)日：2018-01-26

申请号：CN201380061848.9

申请日：2013-06-18

申请人： 英特尔公司

发明人： A.科斯丁斯基 ,  Z.格里恩菲尔德 ,  C.P.莫札克 ,  P.科内夫 ,  O.福门科

IPC分类号： G06F13/14 ,  G06F12/00 ,  G11C11/4096

CPC分类号： G11C7/1072 ,  G11C7/1063 ,  G11C7/20 ,  G11C11/4072 ,  G11C29/023 ,  G11C29/028 ,  G11C2207/105 ,  G11C2207/2254

摘要： 数据引脚映射和延迟训练技术。在存储器装置的命令/地址(CA)总线上检测有效值。响应在CA总线上检测到值，经存储器装置上的数据引脚的第一子集传送式样的第一部分（高相位）；响应在CA总线上检测到值，经存储器装置上的数据引脚的第二子集传送式样的第二部分（低相位）。在CA式样传送时在存储器控制器对来自数据引脚的信号进行采样，以通过分析采样的数据引脚的第一和第二子集，获得第一存储器装置的样本（高相位）和第二存储器装置的样本（低相位）。与在CA总线上传送的式样知识组合，分析促使发现未知的数据引脚映射。在具有和不具有优先级数据引脚映射知识的情况下，改变传送的CA式样和在存储器控制器数据信号上采样的结果反馈允许CA/CTRL/CLK信号延迟训练。