-
公开(公告)号：CN118092852B
公开(公告)日：2024-07-19
申请号：CN202410510686.2
申请日：2024-04-26
Applicant: 中科亿海微电子科技(苏州)有限公司
Abstract: 本发明提供了一种应用于浮点处理器的CORDIC装置及浮点处理器，该CORDIC装置包括：输入选择单元、存储单元、控制单元、迭代单元、缩放单元以及输出选择单元；输入选择单元接收外界输入至CORDIC装置的新输入数据、指令控制信号以及迭代单元发送的迭代反馈数据；并将选择输出的数据发送至控制单元；控制单元连接存储单元、迭代单元及缩放单元；缩放单元将运算结果发送至输出选择单元；输出选择单元基于指令控制信号，对缩放单元发送过来的数据进行选择，并输出运算结果。本方案可计算多种类别的超越函数，计算精度高，计算范围大，且方便进行资源的复用。
-
公开(公告)号：CN117348932B
公开(公告)日：2024-03-15
申请号：CN202311640245.6
申请日：2023-12-04
Applicant: 中科亿海微电子科技(苏州)有限公司
Abstract: 本发明公开支持AXI深度乱序传输的从机装置及工作方法，从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；运行记录模块存储从机装置每次读/写操作的地址及数据；乱序执行模块根据指令内容对目标地址进行读写操作；指令回复模块将响应信号发送至写响应通道；从而根据不同优先级的判断依据对多个指令进行仲裁，因此具有更高的灵活性，可以充分利用AXI总线带宽，提高数据传输效率，进而提升系统整体性能。
-
公开(公告)号：CN117236251A
公开(公告)日：2023-12-15
申请号：CN202311490346.X
申请日：2023-11-10
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/34 , G06F30/347 , G06F111/04
Abstract: 自动调节时序器件输入信号保持时间裕量的方法及系统，通过获取硬件结构时钟约束、用户设计时钟需求信息，遍历需要布线连接的信号集合，构建需要使用时钟互联资源的信号集合，按照信号连接的重要程度对该集合的信号进行排序，遍历时钟信号集合，依次统计该信号的各目标点在划分子区域的数量，遍历该信号的所有终点，判断分布的区域时钟点是否超出，检查该信号的所有目标点是否均不能使用时钟互联资源，如果该信号有至少一个可以使用时钟互联资源，数量增加1，时钟信号集布线完成，再布线非时钟信号，因此能够有效地提高时钟互联资源的利用率，调节资源使用，提高布通率，提高FPGA芯片的性能，具有极高的推广价值。
-
公开(公告)号：CN116738925B
公开(公告)日：2023-11-03
申请号：CN202311009100.6
申请日：2023-08-11
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/392 , G06F30/347 , G06F30/3315 , G06F30/337
Abstract: 本发明提供了一种FPGA详细布局方法及系统，通过划分一定区域所覆盖的坐标位置来为关键路径上的每个节点选择候选位置集合，进而根据关键路径的节点走向构建有向层次图，为动态规划搜索最短路径提供了可能。通过使用动态规划搜索最短路径的方法，解决了模拟退火详细布局运行时间长、容易陷入局部最优的问题，并提高了详细布局的质量。
-
公开(公告)号：CN116579280A
公开(公告)日：2023-08-11
申请号：CN202310843149.5
申请日：2023-07-11
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/337 , G06F30/3312 , G06F30/392 , G06F30/398
Abstract: 本发明提供一种时序性能调整方法，包括：预定义优化次数阈值和关键路径延时预期值；对当前电路进行时序分析并返回关键路径延时信息；基于所述关键路径延时信息和当前优化次数判断所述当前电路是否满足所述优化次数阈值或关键路径延时预期值，若满足，则对所述当前电路进行优化后的编译操作，若不满足，则执行时序优化操作，得到本次优化后的电路，判断其时序性能是否提升。通过定义优化次数阈值，防止优化死循环，如果一直无法满足电路时序要求，无法退出，和关键路径延时预期值有效防止过度优化，提高整体电路布局效率；提高布局优化效果和提高布局优化效率，提高电路的性能。本发明提供的装置具有相应优势。
-
Patent Agency Ranking
公开(公告)号：CN116244503A
公开(公告)日：2023-06-09
申请号：CN202211674858.7
申请日：2022-12-26
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F16/9535 , G06F16/9537 , G06F16/2458 , G06Q40/04
Abstract: 本申请公开了一种千档行情检测方法及装置、电子设备及存储介质，包括：从待检测的目标行情的设备接收数据，得到第一行情数据；对所述第一行情数据进行协议解析，得到第二行情数据；将所述第二行情数据按照过滤规则进行数据过滤，得到第三行情数据；其中所述过滤规则至少包括：股票代码和时间戳；将所述第三行情数据按照校验规则进行校验，得到校验结果；根据所述校验结果，确定所述待检测的目标行情的正确性。通过上述方式，本发明能够满足客户的需求实时地观测不同的行情数据，并能高效便捷的对行情数据进行处理，提高行情数据的正确性。
-
公开(公告)号：CN110018654A
公开(公告)日：2019-07-16
申请号：CN201910207604.6
申请日：2019-03-19
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G05B19/042
Abstract: 一种细粒度可编程时序控制逻辑模块，包括：可编程时钟模块，位于每个可编程逻辑单元中寄存器的内部时钟路径上，在某个寄存器不满足建立时间和/或保持时间的情况下，内部时钟路径的可编程时钟模块对对应发生情况的寄存器作延时补偿以满足建立时间和/或保持时间。该细粒度可编程时序控制逻辑模块实现了对每个可编程逻辑单元的细粒度可编程，具有良好的灵活性，满足了用户电路的时序要求，减少了由于建立时间和/或保持时间不满足导致的故障率，提高了电路系统的性能及其稳定性。
-
公开(公告)号：CN109933127A
公开(公告)日：2019-06-25
申请号：CN201910173708.X
申请日：2019-03-07
Applicant: 中科亿海微电子科技(苏州)有限公司 , 中国科学院电子学研究所
Abstract: 本发明公开了一种可编程延时单元结构，包含两级延时单元调节结构，分别为粗调延时单元和细调延时单元，一种粗调延时单元包含反相器链以及回环式与非门延时链，具有面积小的特点；另一种粗调延时单元包含回环式延时链，具有延时均匀的特点。细调延时单元采用回环式与非门延时基本单元串联形成延时链的方式来提高精度。粗调延时单元和细调延时单元二者结合起来可以实现较少SRAM控制端的条件下，得到多级延时和延时步进精度的精确控制，在较小的面积代价和控制代价下实现了延时的精细调整，有利于总线数据的对齐。
-
公开(公告)号：CN119339762A
公开(公告)日：2025-01-21
申请号：CN202411445045.X
申请日：2024-10-16
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G11C11/419 , G11C11/412 , G11C7/22 , G11C8/10
Abstract: 本发明提供了一种用于对FPGA BRAM存储序列读写时长跟踪的电路，通过对存储阵列的工作时长进行模拟跟踪，得到存储阵列的工作时长，进而根据这个工作时长对时序脉宽进行配置，从而不需要在BRAM每次存储数据前都要计算配置工作时序的脉宽，减少了BRAM脉宽设置出错率，提高了BRAM的开发效率。
-
公开(公告)号：CN119135471B
公开(公告)日：2025-01-21
申请号：CN202411621661.6
申请日：2024-11-14
Applicant: 中科亿海微电子科技(苏州)有限公司
Abstract: 本发明提供一种用于自动化控制的脉冲同步方法、终端设备及介质，方法包括：提供由一个主站和多个从站形成的环形网络；主站发送同步训练帧，从任意从站在下行通路中接收到同步训练帧至在上行通路中发出同步训练帧的时间间隔为任意从站参与数据传输时间；每个从站基于任意从站参与数据传输时间、当前从站在环形网络的相对位置、中间从站的上行传输处理时延和下行传输处理时延、以及末端从站处理时延计算出单位传输线路延迟；以末端从站为基准，根据当前从站和末端从站的位置关系计算出同步脉冲延迟发送时间；任意从站基于计算得出的延迟发送时间，控制从站延迟发送同步脉冲信号，实现所有从站脉冲同步。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.069 seconds)
