-
公开(公告)号：CN106850450B
公开(公告)日：2019-08-30
申请号：CN201710046051.1
申请日：2017-01-20
Applicant: 合肥工业大学
IPC: H04L12/801 , H04L12/803 , H04L12/819
Abstract: 本发明公开了一种片上网络缓存上界优化的方法，其特征是，利用网络演算计算网络中节点缓存的计算方法，通过计算整个网络每个节点的缓存，得出最高节点的缓存深度；结合萤火虫映射算法，将最高节点的缓存作为目标函数，对最高节点的缓存进行优化。本发明能分析出最差情形下的每个网络节点缓存，并对网络最高节点的缓存进行降低，防止单个节点长期拥塞，从而减少网络拥塞，减少网络资源消耗，优化网络资源配置，均衡网络负载，使得网络的资源面积更小更优。
-
公开(公告)号：CN110022188A
公开(公告)日：2019-07-16
申请号：CN201910280682.9
申请日：2019-04-09
Applicant: 合肥工业大学
Abstract: 本发明公开了一种基于冻结比特对的极化码编码方法及极化码串行抵消译码方法和电路，整个编码流程主要可以分为信道极化、子区间划分、子区间评测、信息位预设值、冻结比特对设置、比特混合和矩阵运算；而译码电路包括：初始似然值预处理模块、控制状态模块、部分和项计算模块和MPE计算网络模块。本发明进一步降低译码延迟，提高数据吞吐率和减少硬件资源消耗，改善译码器的整体性能。
-
公开(公告)号：CN106060565B
公开(公告)日：2019-01-29
申请号：CN201610539014.X
申请日：2016-07-08
Applicant: 合肥工业大学
IPC: H04N19/593 , H04N19/176 , H04N19/426 , H04N19/423
Abstract: 本发明公开了一种应用于视频编解码的Planar预测电路及Planar预测方法；其特征包括移位器复用模块、状态机控制模块、加法器复用模块；移位器复用模块通过复用移位器得到资源的最大有效利用；状态机控制模块控制数据的传输和计算周期的跳转，来实现复用的效果；加法器复用模块通过两次复用达到资源的最大利用，从而降低了电路面积。本发明在实现了Planar预测算法功能的基础上，减少了电路工作面积、降低了电路的运算周期、并且提高了工作频率。
-
公开(公告)号：CN109117188A
公开(公告)日：2019-01-01
申请号：CN201810886891.3
申请日：2018-08-06
Applicant: 合肥工业大学
Abstract: 本发明公开了一种多路混合基FFT可重构蝶形运算器，该蝶形运算器包括：控制单元，第一选择开关单元以及运算单元；控制单元用于根据接收到的待运算数据生成运算指令，其中，待运算数据包括待处理的数字信号、旋转因子以及预设旋转因子系数；第一选择开关单元用于根据运算指令选择对应的导通模式；运算单元用于根据导通模式，对待运算数据进行蝶形运算。通过本发明中的技术方案，有利于提高蝶形运算器中电子元件的利用效率，减小了电路硬件资源和功耗，有利于提高计算数据的准确性和实时性。
-
公开(公告)号：CN108235013A
公开(公告)日：2018-06-29
申请号：CN201810060940.8
申请日：2018-01-22
Applicant: 合肥工业大学 , 合肥工大先行微电子技术有限公司
IPC: H04N19/13 , H04N19/129 , H04N19/44 , H04N19/61 , H04N19/70
Abstract: 本发明公开一种基于HEVC的低周期CABAC解码电路及其解码方法，包括：码流缓冲模块、上下文初始化模块、上下文存储模块、上下文索引生成模块、总控模块、算术解码模块、反二值化模块；所述总控模块包括：解码状态控制模块和残差预测模块；所述算术解码模块包括：常规算术解码模块、旁路算术解码模块。本发明能减少最后一个非零系数位置坐标的扫描周期和两种状态机之间频繁跳转产生的时钟周期，进而提高CABAC熵解码器的时钟利用率，从而提高解码器的速度，并保证解码数据的正确性。
-
Patent Agency Ranking
公开(公告)号：CN105898334B
公开(公告)日：2017-12-05
申请号：CN201610471667.9
申请日：2016-06-22
Applicant: 合肥工业大学
IPC: H04N19/70 , H04N19/593 , H04N19/463 , H04N19/103
Abstract: 本发明一种应用于视频编解码的DC预测电路和DC预测方法；其特征是包括加法器复用模块、中间值寄存器模块、状态自适应机控制模块；加法器复用模块通过复用加法器得到资源的最大有效利用；中间值寄存器模块通过把重要的中间值存储传递给下个周期作为输入，来减少重复计算；状态自适应机控制模块控制数据的传输和计算周期的跳转；本发明在实现了DC预测算法功能的基础上，能减少电路工作面积、降低电路的运算周期、增加工作频率并且提高计算的准确率。
-
公开(公告)号：CN106294276A
公开(公告)日：2017-01-04
申请号：CN201610645200.1
申请日：2016-08-08
Applicant: 合肥工业大学
IPC: G06F15/173
CPC classification number: G06F15/17318
Abstract: 本发明公开了一种适用于粗粒度多核计算系统的发射模块及其工作方式，其特征是是设置粗粒度多核计算系统的主控制单元内，主控制单元包括：调度模块、空闲功能队列模块、数据网络仲裁器和配置网络仲裁器；发射模块包括：底层任务指令存储器、顶层任务指令存储器、控制器模块、功能单元请求表、填充模块、调度模块接口、配置网络接口、数据网络接口。本发明能够高效地实现两级程序间的协同，实现功能单元根据任务指令的需求进行分配，从而避免采用提前确定的功能单元执行任务指令的方案可能引起结构冒险而降低系统计算性能的问题，也避免采用后续功能单元坐标更新方案可能导致的网络拥塞以及逻辑资源的过多消耗等问题，进而提高系统的计算性能。
-
公开(公告)号：CN106293642A
公开(公告)日：2017-01-04
申请号：CN201610645196.9
申请日：2016-08-08
Applicant: 合肥工业大学
CPC classification number: G06F9/3848 , G06F9/5022 , G06F11/1405
Abstract: 本发明公开了一种用于粗粒度多核计算系统的分支处理模块及其分支处理机制，其特征是：粗粒度多核计算系统包括片上网络、主控制单元、存储器单元、接口单元和多种功能单元；主控制单元在确认分支预测错误后，可以立即开始分支预测错误恢复，并提前终止已经发射的错误指令的执行，使系统恢复正常工作状态；功能单元在确认分支预测错误后，可以立即结束当前运算任务，恢复空闲状态，释放控制权，等待正确任务的下发。本发明能够在发现分支预测错误时在极短时间内纠正错误，减少由于分支预测错误带来的性能损失，从而进一步增强分支预测对系统性能的提升，使计算系统达到更高的工作效率。
-
公开(公告)号：CN105866730A
公开(公告)日：2016-08-17
申请号：CN201610184994.6
申请日：2016-03-24
Applicant: 合肥工业大学
IPC: G01S3/12
CPC classification number: G01S3/12
Abstract: 本发明公开了一种用于MUSIC算法中谱峰搜索的硬件电路及其实现方法，包括：1设计谱峰搜索的流程；2设计方向向量计算模块；3设计谱函数计算模块；4设计极值检验模块；5设计谱峰搜索的整体硬件电路。本发明所设计的硬件电路可以实现MUSIC算法中的谱峰搜索功能，并且硬件电路复杂度低，资源消耗少，任务执行速度快。
-
公开(公告)号：CN105740089A
公开(公告)日：2016-07-06
申请号：CN201610048441.8
申请日：2016-01-22
Applicant: 合肥工业大学
Abstract: 本发明公开了一种基于数据位宽重组的三维片上网络容错电路及其容错方法，三维片上网络是由n层晶片组成，任意相邻两层晶片是通过多根TSV垂直连接，其特征是，在每层晶片上设置有容错电路；包括互连选择模块；数据位宽自适应重组模块；发送通道；接收通道；数据位宽逆重组模块。本发明能提高TSV的利用率，降低传输延迟，从而保证数据传输的正确性。
-
-
-
-
-
-
-
-
-
Search Results
186
records
(took 0.023 seconds)
