-
公开(公告)号：CN110190850B
公开(公告)日：2021-04-20
申请号：CN201910305821.9
申请日：2019-04-16
申请人： 西安电子科技大学
摘要： 本发明公开一种逐次逼近型模数转换器，包括：第一自举开关的输入端与第一信号输入端连接，第二自举开关的输入端与第二信号输入端连接；差分电容阵列的第一输入端与第一自举开关的输出端连接，差分电容阵列的第二输出端与第二自举开关的输出端连接，差分电容阵列的第一输出端与比较器的第一同相输入端连接，差分电容阵列的第二输出端与比较器的第一反相输入端连接；比较器的信号输出端与SAR逻辑模块的信号输入端连接，比较器的ready信号输出端与SAR逻辑模块的ready信号输入端连接，SAR逻辑模块的信号输出端与寄存器的输入端连接；SAR逻辑模块的控制信号输出端与差分电容阵列的控制信号输入端连接。本发明功耗低、结构简单。
-
公开(公告)号：CN110176931B
公开(公告)日：2021-04-20
申请号：CN201910309722.8
申请日：2019-04-17
申请人： 西安电子科技大学
IPC分类号： H03M1/38
摘要： 本发明公开了一种基于dummy电容单边电荷共享的开关时序电路，包括：第一输入端(VIP)、第二输入端(VIN)、主电容阵列(1)、辅助电容阵列(2)和比较器(3)；其中，所述主电容阵列(1)包括第一电容阵列(11)和第二电容阵列(12)，所述辅助电容阵列(2)包括第三电容阵列(21)和第四电容阵列(22)；所述第一输入端(VIP)通过第一开关(Sp1)连接所述比较器(3)的同相输入端，所述第二输入端(VIN)通过第二开关(Sn1)连接所述比较器(3)的反相输入端；所述第一电容阵列(11)的上极板连接所述比较器(3)的同相输入端，所述第二电容阵列(12)的上极板连接所述比较器(3)的反相输入端。本发明提供的开关时序避免了传统时序操作中高位大电容对ADC性能的限制，在很大程度上降低了ADC的功耗并减小了ADC电容阵列的版图面积。
-
公开(公告)号：CN112398479A
公开(公告)日：2021-02-23
申请号：CN202011060615.5
申请日：2020-09-30
申请人： 西安电子科技大学
IPC分类号： H03M1/46
摘要： 本发明涉及一种单通道高速高精度SAR ADC电路，包括自举开关模块、电容阵列模块、比较器模块、锁存模块和SAR逻辑控制模块，其中，自举开关模块用来控制VIN输入信号和VIP输入信号的传输；电容阵列模块，用来在自举开关模块导通时，根据采样信号将VIN输入信号和VIP输入信号采样到电容阵列模块上；比较器模块，用来比较VIN采样信号和VIP采样信号的电压，得到VIN输出信号和VIP输出信号，且得到判决结果；锁存模块，用来将若干判决结果进行暂时锁存并统一输出；SAR逻辑控制模块，根据若干判决结果生成电容阵列模块的开关切换方案。该电路结构有效的减小了高权重位电容的电压建立时间，保证了建立精度，提高了SAR ADC的数据转换率。
-
公开(公告)号：CN112290949A
公开(公告)日：2021-01-29
申请号：CN202010997132.1
申请日：2020-09-21
申请人： 西安电子科技大学
IPC分类号： H03M1/34
摘要： 本发明实施例提供了一种共模电平切换高速比较器，该比较器采用两级锁存结构，第一级预放大器采用高时钟信号CLKH驱动，第一级锁存电路、第二级锁存电路采用低时钟信号CLKL驱动，第一级预放大器采用高电源电压，第一级锁存电路、第二级锁存电路采用低电源电压，通过抬高第一级预放大器的电源电压和时钟，提高了比较器的共模输入电平，并且后两级的锁存电路，使输出共模范围降回低电平范围，因此提高比较器速度的同时，避免了失真和击穿问题，可以提升数模转化器ADC的整体性能。
-
公开(公告)号：CN112234973A
公开(公告)日：2021-01-15
申请号：CN202011018963.6
申请日：2020-09-24
申请人： 西安电子科技大学
摘要： 本发明提出了一种适用于驱动宽范围电容负载的多级运放，该多级运放包括内置可编程调零电阻阵列的主运放、可编程电流源阵列电路、电流检测器、动态逻辑使能电路以及动态逻辑电路，电流检测器检测出输出级电流，并反馈给动态逻辑使能电路，当基于MA以及MB的栅极电压确定出的所述输出级需要补偿时，动态逻辑使能电路驱动所述动态逻辑电路产生数字码，对所述输出级的电流进行补偿以提升摆率，并将所数字码复用至所述可编程电阻阵列(RZ)处使零点随次极点的变化而变化，以优化相位裕度。
-
公开(公告)号：CN109768800B
公开(公告)日：2021-01-15
申请号：CN201811426264.8
申请日：2018-11-27
申请人： 西安电子科技大学
摘要： 本发明涉及一种基于电荷再分配的超低功耗逐次逼近型模数转换器，包括：比较器、第一控制逻辑单元、第二控制逻辑单元、自举开关K1、自举开关K2、第一电容组、第二电容组、第三电容组、第四电容组和参考电压端。本发明通过将第二电容组和第四电容组在第一次切换完成后接入比较器两端，使得第一次切换过程不产生任何功耗，并且使电压完成再分配，完成其余位数的切换过程，减小了功耗，而且本发明采用二进制结构电容，桥接电容为单位电容，避免了桥接电容为分数电容时的问题，以电源电压Vref，共模电压Vcm和地电压GND三种电位所实现开关时序，从而进一步降低电容数量，提高了精度，实现了相对于传统时序99％以上的时序功耗缩减。
-
公开(公告)号：CN108988854B
公开(公告)日：2020-11-17
申请号：CN201810723325.0
申请日：2018-07-04
申请人： 西安电子科技大学
摘要： 本发明涉及射频集成电路设计领域，提供了一种锁相环电路，包括：延时鉴相器、电流补偿电路、电荷泵电路、负载电容、低通滤波器、压控振荡器和分频电路，所述延时鉴相器设置有参考信号输入端和与连接至所述分频电路的反馈信号输入端；所述电流补偿电路和所述电荷泵电路并接于所述延时鉴相器和所述负载电容之间，所述负载电容、所述低通滤波器、所述压控振荡器、所述分频电路依次串联。所述锁相环电路能够实现电路精确补偿，消除信号失配，并提高电路的稳定性和相位噪声性能。
-
公开(公告)号：CN109309481B
公开(公告)日：2020-10-09
申请号：CN201811131866.0
申请日：2018-09-27
申请人： 西安电子科技大学
摘要： 本发明涉及一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器，包括：第一放大器、第二放大器、第三放大器、阻尼因子控制模块、第一补偿电容和第四放大器。本发明提供的基于阻尼因子频率补偿和直流失调消除的三级运算放大器通过增加第一补偿电容Cm1和阻尼因子控制模块，有效地抑制出现在单位增益带宽附近的尖峰效应并可以减小第一补偿电容Cm1的值，增加放大器的单位增益带宽。同时，通过在该三级运算放大器的第三放大器AMP3中加入亚阈值反馈运放，有效地抑制了运放的直流失调。
-
公开(公告)号：CN107425852B
公开(公告)日：2020-09-25
申请号：CN201710482069.6
申请日：2017-06-22
申请人： 西安电子科技大学
摘要： 本发明涉及一种基于二进制权重电荷再分配的逐次逼近型模数转换器。该模数转换器包括：差分电容阵列(11)、比较器(12)、逻辑控制器(13)和输出锁存器(14)；其中，所述比较器(12)电连接所述差分电容阵列(11)；所述逻辑控制器(13)分别电连接所述比较器(12)和所述差分电容阵列(11)：所述输出锁存器(14)电连接所述比较器(12)。本发明提供的模数转换器采用了一种全新的高效开关时序，该时序基于电容上极板采样以及单调与共模输入对称混合技术，完全消除了比较过程的功耗产生，将功耗主要集中到复位阶段，极大的降低了电容阵列的面积，提高模数转换器能耗利用率，同时折中选择了中等动态输入失调的方案，实现了逐次逼近型模数转换器的超低功耗应用。
-
公开(公告)号：CN110048738B
公开(公告)日：2020-07-17
申请号：CN201910315019.8
申请日：2019-04-18
申请人： 西安电子科技大学
摘要： 本发明涉及一种饱和检测电路及基于自动增益管理的无线收发机。该基于自动增益管理的无线收发机包括：天线模块、频率合成模块、接收模块、第一饱和检测模块、基带处理模块、发射模块、第二饱和检测模块。该基于自动增益管理的无线收发机通过设置饱和检测模块对接收模块和发射模块输出信号的摆幅进行检测，以及时对接收模块和发射模块的增益进行调节，从而及时降低无线收发机的功耗，使得无线收发机的功耗和性能均达到最优值。
-
-
-
-
-
-
-
-
-
搜索结果
286 条记录 (耗时 0.063 秒)
