-
公开(公告)号：CN118611673A
公开(公告)日：2024-09-06
申请号：CN202410687921.3
申请日：2024-05-30
申请人： 杭州中科微电子有限公司
IPC分类号： H03M1/46
摘要： 本发明公开了一种逐次逼近型模数转换器的电容型DAC采样电路，其特征在于，包括结构相同的第一电容阵列和第二电容阵列；第一电容阵列的上极板连接到比较器的正相输入端，并通过第一自举开关连接第一差分信号；第二电容阵列的上极板连接到比较器的反相输入端，并通过第二自举开关连接第二差分信号；第一电容阵列的下极板通过第一选择开关阵列连接接地端或参考电压组；第二电容阵列的下极板通过第二选择开关阵列连接接地端或参考电压组。本发明通过增加不同的参考电压，将原本呈指数增长的电容阵列的电容个数根据不同参考电压之间的比例减少，减少了电容的总个数即缩小了电容的面积，可以有效地减小电容阵列的面积并降低芯片成本和整体功耗。
-
公开(公告)号：CN118590069A
公开(公告)日：2024-09-03
申请号：CN202410628981.8
申请日：2024-05-21
申请人： 成都华微电子科技股份有限公司
摘要： 一种SAR ADC的分裂式电容阵列及开关方法，涉及集成电路技术领域，电容阵列主要构成为：包括P端和N端电容阵列，每个电容阵列均包括两个相同的高段电容组和两个相同的低段电容组；每个高段电容组由高段二进制加权分裂电容阵列和一个CSAMPLE1电容以及一个COFFSET电容组成，其中：高段二进制加权分裂电容阵列是将标准二进制加权电容阵列中每位电容分裂成两个容值减半的分裂电容。本发明在转换阶段会提前对电容一半置高、一半置低，利用1C电容代替原电容阵列中最高位电容，在转换阶段引入了一个固定失调电压，本发明能减小由于MSB电容建立时间不足、基准抖动带来的误差所导致的量化噪声，并且提高ADC的响应速度。
-
公开(公告)号：CN118573159A
公开(公告)日：2024-08-30
申请号：CN202410621231.8
申请日：2024-05-20
申请人： 重庆安派芯成微电子有限公司
摘要： 本发明请求保护一种恒平均值、恒均方根输出电路，属于集成电路设计领域，其包括：功率开关MP1、采样电路、比较电路、平均值电路、均方根电路、数字占空比发生器、模拟驱动控制模块及电阻RL，所述采样电路、比较电路、平均值电路、均方根电路分别与数字占空比发生器连接，所述数字占空比发生器连接模拟驱动模块，所述模拟驱动模块连接功率开关MP1的栅极，电压VDD连接功率开关MP1的源极，功率开关MP1的漏极连接电阻RL的一端和输出端AT，电阻RL的另一端接地，本发明提供的电路可提供恒定平均值电压输出跟恒定均方根电压输出2种模式，输出电压与电源电压无关，可实现加热丝恒功率输出，且用户可根据需求自由切换这两种输出模式。
-
公开(公告)号：CN118487600A
公开(公告)日：2024-08-13
申请号：CN202410947080.5
申请日：2024-07-16
申请人： 安徽大学
摘要： 本发明属于集成电路领域，具体涉及一种单端输入的精度可配置的SAR‑ADC及其芯片。支持对输入的信号电压按照不同的精度等级进行量化。该SAR‑ADC包括CDAC电容阵列、比较电路和异步逐次逼近逻辑电路三个部分，其中，CDAC电容阵列通过切换各个电容底极板的电压调整输出的参考电压VP的大小；比较电路采用带失调校准电路的两级比较器；异步逐次逼近逻辑电路用于对CDAC电容阵列的输出进行调整，并对比较电路的运行状态进行切换，进而使得整个电路对输出的信号电压的量化精度可以在3‑6bit的范围内进行自由配置。本发明解决了现有存内计算电路因依赖多种ADC电路来实现不同精度量化而带来的计算效率和功耗缺陷。
-
公开(公告)号：CN118464221A
公开(公告)日：2024-08-09
申请号：CN202410521872.6
申请日：2024-04-28
申请人： 中国三峡建工(集团)有限公司 , 浙江大学
摘要： 本发明公开了一种基于ZOOM ADC的全动态温度测量方法，属于芯片领域。(1)产生正温度系数的量化基准电压ΔVBE与负温度系数的待量化电压VBE；(2)采用包含一个N位SAR ADC和一个二阶Δ‑ΣADC的缩放式模数转换器，以ΔVBE作为量化基准电压量，VBE作为待量化量，先用SAR ADC进行粗略量化，得到整数部分的量化码值，而后将VBE减去已经量化得到的整数部分的量化码值后用二阶Δ‑ΣADC进行精细量化，得到小数部分的量化码值，结合起来作为缩放式模数转换器的量化结果VBE/ΔVBE；(3)对量化结果进行数字处理。本发明采用了基于反相器的运放器，具有更快的转换速率和更低的功耗。
-
公开(公告)号：CN118399966A
公开(公告)日：2024-07-26
申请号：CN202410671309.7
申请日：2024-05-28
申请人： 电子科技大学
摘要： 本发明公开了基于开关电容积分环路的模数混合LDO电路及其工作方法，涉及模数混合LDO电路技术领域，包括：模拟环路和的数字环路，模拟环路具有开关电容积分器、第一功率管和动态比较器，开关电容积分器、第一功率管和动态比较器组成环状的模拟环路，数字环路具有移位寄存器和第二功率管，移位寄存器和第二功率管组成环状的数字环路，模拟环路的开关电容积分器的调节环路取代了传统的运放调节环路；本发明的有益效果：通过数字环路在稳定的工作状态下实现超低电压下的大负载，通过模拟环路在稳定的工作状态下替代锁定后的数字环路能够获得更低的输出纹波。
-
公开(公告)号：CN118399958A
公开(公告)日：2024-07-26
申请号：CN202410416881.9
申请日：2024-04-08
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司 , 复旦大学
摘要： 本发明公开了一种可重构模数转换器及其控制方法以及芯片，包括：采样电路，包括多个采样支路，采样支路对相应通道的外接信号进行差分采样，得到差分信号；电容阵列，对差分信号进行逐次逼近转换，得到转换信号；积分电路，包括多个积分子电路，用于对相应通道对应的转换信号进行无源积分，得到积分信号；比较电路，与多个积分电路分别连接，用于对转换信号和积分信号进行比较，并根据比较结果输出比较信号；第一控制电路，与比较电路、电容阵列分别连接，用于控制比较电路进行比较和电容阵列进行逼近转换，并生成数字信号。该重构模数转换器实现了转换速率与转换通道数的可重构配置，可以利用单个模数转换器对多路输入信号进行连续转换。
-
公开(公告)号：CN118353457A
公开(公告)日：2024-07-16
申请号：CN202410234079.8
申请日：2024-03-01
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本申请涉及一种基于Dummy比较器的模数转换装置、方法、设备及介质，其中，包括：辅助转换器，用于提供目标输入电压；Dummy比较器，用于对目标输入电压进行比较分析操作，得到目标输入电压对应的目标电平概率值；控制器，用于对初始模拟信号进行模数转换，得到初始模拟信号对应的初始转换结果和转换残差，且根据预先构建的电压‑概率查找表和转换残差修正初始转换结果，以生成最终的转换结果。由此，解决了现有技术中比较器的噪声分布随环境发生变化，难以获取精确的比较器噪声分布，使得残差估计的偏差较大，极大限制了ADC信噪比的改善等问题。
-
公开(公告)号：CN113271105B
公开(公告)日：2024-07-09
申请号：CN202110175199.1
申请日：2021-02-09
申请人： 亚德诺半导体国际无限责任公司
IPC分类号： H03M1/46
摘要： 本公开涉及带有可变采样电容器的SAR ADC。提供了一种逐次逼近寄存器模数转换器(SAR ADC)电路，包括：N个加权位电容器，其中N为大于1的正整数；采样电路，被配置为将输入电压采样到所述N个加权位电容器；和逻辑电路。逻辑电路被配置为能够以高分辨率模式对所述N个加权位电容器上的输入电压进行采样；能够以低分辨率模式将输入电压采样到N‑M个加权位电容器上，并将共模电压采样到最高有效的M个加权位电容器上，其中M为大于零且小于N的正整数；和使用加权位电容器启动连续位试验，以将采样的输入电压转换为数字值。
-
公开(公告)号：CN118300605A
公开(公告)日：2024-07-05
申请号：CN202410406791.1
申请日：2024-04-07
申请人： 南方科技大学
摘要： 本发明提供一种低功耗的双电压域数字电路，包括：总输入端、总输出端；电平转换器，电平转换器的输入端与总输入端连接；第一PMOS管，第一PMOS管的G极与电平转换器的输出端连接，D极与总输出端连接，S极与高压端连接；第二PMOS管，第二PMOS管的G极与电平转换器的输出端连接，D极与总输出端连接，S极与高压端连接；第一低压反相器，第一低压反相器的输入端与总输入端连接；第二低压反相器，第二低压反相器的输入端与第一低压反相器的输出端连接；第一NMOS管，第一NMOS管的G极与第二低压反相器的输出端连接，D极与总输出端连接。在应用大量反相器的场景中，可以减小反相器的漏电流，从而减小整体的数字功耗。
-
-
-
-
-
-
-
-
-
搜索结果
1404 条记录 (耗时 0.029 秒)