-
公开(公告)号：CN114759927B
公开(公告)日：2024-11-08
申请号：CN202210104636.5
申请日：2022-01-28
申请人： 东南大学
摘要： 本发明公开一种应用于模拟存内计算的逐次逼近型模数转换器电路，包括：8位电荷再分配型数模转换器电路、带启动电路的电流偏置电路、运放控制的电压模基准电路、高速锁存比较器电路和实现二进制搜索算法的逐次逼近逻辑控制模块。电流偏置电路连连接基准电路、基准电路后附加的缓冲电路以及比较器电路；数模转换器电路由数字逻辑控制模块控制数字输入，利用高速锁存比较器对模拟输入和基准电压进行比较，根本比较结果反馈到数模转换器的数字输入进行调整。本发明对逐次逼近型模数转换器电路中的电流偏置模块、带隙基准模块进行了有效的漏电控制，降低了静态功耗，对比较器模块应用输出失调存储技术，提高了模数转换器的线性度。
-
公开(公告)号：CN112912004B
公开(公告)日：2024-11-05
申请号：CN201980067877.3
申请日：2019-09-23
申请人： 先导者股份有限公司
发明人： D.安德森
摘要： 本文描述了用于在维持固定检测阈值的同时，动态控制与检测R波相关联的灵敏度的设备和方法。一个这样的方法包括感测指示心脏电活动的模拟信号，将指示心脏电活动的模拟信号转换为指示心脏电活动的数字信号，并通过将指示心脏电活动的数字信号与固定检测阈值进行比较从而检测对应于R波的阈值交叉来检测R波。该方法还包括在维持固定检测阈值的同时，选择性地调整应用于指示心脏电活动的数字化信号的增益，从而选择性地调整与检测R波相关联的灵敏度。
-
公开(公告)号：CN118868927A
公开(公告)日：2024-10-29
申请号：CN202411071785.1
申请日：2024-08-06
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术和人工智能交叉领域，具体为一种基于RRAM的可重构神经网络模数转换器。本发明将RRAM sub‑ADC作为流水线单级转换器，减小量化器对RRAM的精度要求，提升架构实用性，实现sub‑ADC的非线性量化功能；通过控制中间级流水线模块的级数，实现模数转换器量化精度的可重构特性；并进一步提供了通过基于硅基半导体的电容阵列、减法器以及残差放大器，降低模型训练算法的难度，提升收敛性，并辅以首级流水线模块中基于神经网络的sub‑ADC，实现了神经网络和硅基电路的融合。本发明为模数转换器的可重构以及非线性量化兼备提供了一种新思路。
-
公开(公告)号：CN118432616B
公开(公告)日：2024-09-13
申请号：CN202410865894.4
申请日：2024-07-01
申请人： 成都铭科思微电子技术有限责任公司
摘要： 本发明涉及集成电路技术、模数转换电路等领域，公开了一种可集成ADC电容前台校正功能的高速SAR逻辑电路，分别与CDAC和比较器相连接，具有结构精简，使用器件数量较少，能达到较快的ADC工作速度的技术效果，包括比较器1、晶体管M1、晶体管M2、晶体管M3、晶体管M4及晶体管M_cal，晶体管M1的第二端与晶体管M2的第二端共接，晶体管M2的第一端连接比较器1的输出端，晶体管M1的第三端和晶体管M2的第三端共接且连接晶体管M3的第二端；晶体管M3的第一端和晶体管M_cal的第一端共接且连接电源VDD，晶体管M3的第三端和晶体管M_cal的第三端都连接CDAC和晶体管M4，晶体管M_cal的第二端接入set_dac信号。
-
公开(公告)号：CN118523771A
公开(公告)日：2024-08-20
申请号：CN202410467065.0
申请日：2024-04-18
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本发明涉及集成电路设计技术领域，特别涉及一种基于电容浮动顶板的模数转换器前端电路结构，包括：CDAC电容阵列，用于在采样相采样单端输入信号，且在转换相或放大相接入不同参考电压，以产生余量电压；内部设有栅压自举开关电路的电容顶板短路开关，用于在采样相将CDAC电容阵列中的电容顶板短接；比较器/运放电路，用于在转换相或放大相对单端输入信号进行AD转换或对余量电压放大；顶板共模刷新电路，用于在放大相刷新比较器/运放电路的共模电压，在采样相从电容顶板断开使其浮空，从而避免对输入共模电压的采样。由此，解决了单端输入采样时顶板短路开关栅漏电压变化引起的非线性的问题，同时电路额外增加的面积、功耗代价较小。
-
公开(公告)号：CN118522316A
公开(公告)日：2024-08-20
申请号：CN202310130687.X
申请日：2023-02-17
申请人： 瑞昱半导体股份有限公司
摘要： 本公开提供一种播放电路、录音电路和音频芯片。该播放电路包含数字模拟转换器、放大输出电路和控制电路。数字模拟转换器被配置为根据第一控制信号将播放音频输入转换为模拟播放音频输入，其中第一控制信号被配置为控制数字模拟转换器的消耗功率上限。放大输出电路耦接于数字模拟转换器，并且被配置为根据第二控制信号与模拟播放音频输入生成播放音频输出，其中第二控制信号被配置为控制放大输出电路的消耗功率上限。控制电路耦接于数字模拟转换器和放大输出电路，被配置为根据播放音频输入包含的音量值生成第一控制信号和第二控制信号，以控制数字模拟转换器和放大输出电路的消耗功率上限。
-
公开(公告)号：CN118367940A
公开(公告)日：2024-07-19
申请号：CN202410409541.3
申请日：2024-04-07
申请人： 西安电子科技大学
摘要： 本申请涉及模拟电路信号处理技术领域，特别涉及一种高速动态比较器，包括：比较器本体，比较器本体包括前置放大器单元和锁存结构单元；比较器本体还包括尾电流管单元和动态偏置单元；尾电流管单元设置在前置放大器单元的尾端，动态偏置单元设置在锁存结构单元的尾端；动态偏置单元包括第一MOS管、第二MOS管和第一电容；尾电流管单元包括第三MOS管、第四MOS管和第二电容。本申请在在锁存结构单元尾端动态偏置单元，可以暂时提高电路的有效电源电压，加快了比较速度。同时，前置放大器的尾部电荷泵增加了尾电流管的过驱动电压，导致前置放大器的共模漏极电流增加，从而增加了输出节点寄生电容的放电速率，提高了比较速度。
-
公开(公告)号：CN118353461A
公开(公告)日：2024-07-16
申请号：CN202410023982.X
申请日：2024-01-08
申请人： QORVO美国公司
发明人： R·L·邦奇
摘要： 公开了具有后台校准过程的模/数转换器(ADC)。在一个方面，一种具有多个比较器的ADC，所述多个比较器各自将输入电压与在跨多个参考(例如，参考电阻器梯)的分接头处生成的电压进行比较。所述比较器最初用前台校准例程进行校准，并且通过随机使所述多个比较器中的一个比较器离线以运行校准过程而不替换所述比较器来持续进行重新校准以补偿老化、电压和温度变化，而不中断所述ADC的操作。所述离线比较器的值可从来自相邻比较器的值可靠地推断，或者在一些情况下随机猜测。虽然可能会引入可能的误差，但此类误差可通过本公开的示例性方面被驱动到均方量化噪声水平。
-
公开(公告)号：CN118316447A
公开(公告)日：2024-07-09
申请号：CN202410725626.2
申请日：2024-06-06
申请人： 成都威频科技有限公司
摘要： 本发明涉及射频微波技术领域，具体涉及是一种快速响应ALC电路及实现方法，包括第一定向耦合器U1、模拟衰减模块、放大器U3、射频开关U4、第二定向耦合器U5、检波器U6、运放积分模块U7、驱动调理模块U8和微处理器U11，在模拟ALC电路的基础上，设置ALC环路功率分辨率更高，引入噪声小。通过采用一个运放积分模块来控制两个或多个模拟衰减器，实现了响应速度快，电路简单的特点。可以针对衰减动态范围来选取耦合度不同的定向耦合器以及通道数，同时可以选择相同的模拟衰减器实现更高精度的幅度控制以及更快响应的技术效果。
-
公开(公告)号：CN111837341B
公开(公告)日：2024-07-05
申请号：CN201980018221.2
申请日：2019-02-26
申请人： 神话公司
发明人： 劳拉·菲克 , 马纳尔·E·查马斯 , 斯凯拉·斯凯西尼亚兹 , 戴维·菲克
摘要： 一种混合信号集成电路，该混合信号集成电路包括：全局参考信号源；第一求和节点和第二求和节点；多个不同对的电流生成电路，该多个不同对的电流生成电路沿着第一求和节点和第二求和节点布置；多个不同对中的每对中的第一电流生成电路，该多个不同对中的每对中的第一电流生成电路布置在第一求和节点上，以及多个不同对中的每对中的第二电流生成电路，该多个不同对中的每对中的第二电流生成电路布置在第二求和节点上；共模电流电路，该共模电流电路被布置为与第一求和节点和第二求和节点中的每个电连通；其中局部DAC基于来自全局参考源的参考信号来调节第一求和节点和第二求和节点之间的差分电流；以及比较器或有限状态机，该比较器或有限状态机生成从第一求和节点和第二求和节点获得的二进制输出值电流值。
-
-
-
-
-
-
-
-
-
搜索结果
860 条记录 (耗时 0.022 秒)
