公开(公告)号：CN1303497C

公开(公告)日：2007-03-07

申请号：CN02826267.0

申请日：2002-12-12

申请人： 英特尔公司

发明人： 詹姆斯·伯恩斯 ,  戴维·艾尔斯 ,  玛莎·恩格 ,  爱德华·格罗霍夫斯基 ,  斯特凡·鲁苏 ,  维韦克·蒂瓦里

IPC分类号： G06F1/32 ,  G06F9/38

CPC分类号： G06F9/3836 ,  G06F1/3203 ,  G06F1/3243 ,  G06F9/3017 ,  G06F9/384 ,  G06F9/3857 ,  G06F9/3869 ,  G06F9/3873 ,  Y02D10/126 ,  Y02D10/152

摘要： 处理器(110)包括数字节制装置(130)，用于监视处理器的指令执行流水线(120)的各种单元(124)的活动性，并根据所监视的活动性确定处理器(110)的功率状态。响应于处理器(110)的功率状态达到一个阈值，使用两种或者更多种功率控制机制中的一种。

公开(公告)号：CN1866166A

公开(公告)日：2006-11-22

申请号：CN200610082057.6

申请日：2006-01-28

申请人： 冲电气工业株式会社

发明人： 市川武志

IPC分类号： G06F1/32 ,  G06F1/08

CPC分类号： G06F1/3203 ,  G06F1/324 ,  G06F1/3243 ,  Y02D10/126 ,  Y02D10/152 ,  Y02D50/20

摘要： 本发明使具有低功耗模式的系统大规模集成电路的功耗进一步降低。利用分频器(15)生成通常动作用的时钟信号CKH(5MHz)和至外部存储装置(30)的数据传送用的时钟信号CKL(1MHz)。当将RAM(13)的内容保存在外部存储装置(30)中并且转向低功耗模式时，由模式选择信号PSM选择时钟信号CKL并且将其提供给CPU(11)进行数据传送。数据传送结束后，通过结束信号FIN使FF(19)置位，并且停止传送给CPU(11)的时钟信号CLK。当通过外部中断信号INT使FF(19)复位时，重新开始给CPU(11)提供时钟信号CLK，保存在外部存储装置(30)中的数据通过数据传送用时钟信号CKL返回到RAM(13)中。此后，通过模式选择信号PSM选择时钟信号CKH，复原到通常动作。

公开(公告)号：CN1809810A

公开(公告)日：2006-07-26

申请号：CN200480017658.8

申请日：2004-06-22

申请人： 皇家飞利浦电子股份有限公司

发明人： 卡洛斯·A·阿尔巴·平托 ,  巴尔克施南·斯里尼瓦桑 ,  拉马纳坦·塞瑟拉曼

IPC分类号： G06F9/318 ,  G06F9/38 ,  G06F1/32 ,  G06F9/30 ,  G06F9/34

CPC分类号： G06F9/3826 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3243 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3853 ,  G06F9/3869 ,  G06F9/3885 ,  Y02D10/126 ,  Y02D10/152

摘要： 该数据处理设备具有多个功能单元并在连续的指令周期中发送指令。第一种指令的每一个每次用于一个功能单元。第二种指令使得功能单元的组合在同一指令执行周期中响应，来自一个功能单元的结果被另一个功能单元用作同一指令的执行的一部分。优选地，该设备支持在多个不同的指令周期速率下的可选的操作，这依赖于所执行的程序段是否包含第二种指令。最快的指令周期速率不允许第二种指令的执行，这是因为多个不同的功能单元的操作不适合于在该指令执行周期内。当可能的时候，该设备通过切换到更慢的时钟速率以节省功率，在这种情况下第二种指令被执行，以通过减少需要发送的指令数量来节省额外的功率。

公开(公告)号：CN1773425A

公开(公告)日：2006-05-17

申请号：CN200510120325.4

申请日：2005-11-08

申请人： 三星电子株式会社

发明人： 朴正圭

IPC分类号： G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/26 ,  G06F1/3243 ,  G06F1/3296 ,  Y02D10/152 ,  Y02D10/172 ,  Y02D50/20

摘要： 一种具有以至少两种运行模式运行的CPU的计算机，包括：模式信号输出单元，用于输出对应于CPU的运行模式的运行模式信号；CPU电源，用于向CPU提供具有与从模式信号输出单元输出的运行模式信号对应的电压电平的电力；和控制单元，用于根据从模式信号输出单元输出的运行模式信号，在从检测到CPU运行模式的切换时起的一段预定时间延迟内，控制CPU电源来减少与从CPU电源输出的电力的等效串联电阻值。

公开(公告)号：CN1687865A

公开(公告)日：2005-10-26

申请号：CN200510069222.X

申请日：2005-05-12

申请人： 威盛电子股份有限公司

发明人： 李察邓肯

IPC分类号： G06F1/32 ,  G06F9/30

CPC分类号： G06F9/30149 ,  G06F1/3228 ,  G06F1/3243 ,  G06F1/329 ,  G06F9/30196 ,  G06F9/3822 ,  Y02D10/152 ,  Y02D10/24

摘要： 本发明揭露一种降低处理器电力消耗的系统、方法及装置。其中此系统包括一个对一具第一字元长度指令解码的第一字元长度解码器、一个对依据第二字元长度指令解码的第二字元长度解码器、一个用来指出现行指令字元长度的字元长度选择器，以及一个第一选择器，用以当现行指令为该第一字元长度时，将此现行指令导入第一字元长度解码器。而此第一选择器也用来将一个先前指令导入第一字元长度解码器，并维持此第一字元长度解码器的当前状态。另外包括一个第二选择器，当现行指令为第二字元长度时，用来将此现行指令导入第二字元长度解码器。而此第二选择器也用来将一个先前指令导入第二字元长度解码器，并维持此第二字元长度解码器的当前状态。

公开(公告)号：CN1625727A

公开(公告)日：2005-06-08

申请号：CN02828770.3

申请日：2002-04-19

申请人： 国际商业机器公司

发明人： E·R·奥尔特曼 ,  C·J·格洛斯纳三世 ,  E·赫凯内克 ,  D·梅尔策 ,  M·穆德吉尔

IPC分类号： G06F1/32 ,  G06F9/45 ,  G06F15/78

CPC分类号： G06F9/30083 ,  G06F1/3203 ,  G06F1/3243 ,  G06F8/4432 ,  Y02D10/152 ,  Y02D10/41

摘要： 一种微处理器包括逻辑电路。将选择装置连接到该逻辑电路，该选择装置基于存储的逻辑值提供逻辑电路的开/关状态的转换。包括一个程序指令，其根据微处理器的指令序列，基于逻辑电路的预期使用设置存储的逻辑值，以控制逻辑电路的开/关状态。

公开(公告)号：CN1419666A

公开(公告)日：2003-05-21

申请号：CN01807150.3

申请日：2001-03-06

申请人： 英特尔公司

发明人： 萨特齐特阿南德·加南 ,  西丹耶拉达那·西丽蓬

IPC分类号： G06F1/32

CPC分类号： G06F1/3225 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/3275 ,  Y02D10/126 ,  Y02D10/14 ,  Y02D10/152

摘要： 一种用于节约功耗的机制包括处理器，存储器和存储器控制中心(MCH)。该存储器被耦合到处理器并且MCH也被耦合到处理器。为了节约功耗，MCH还被配置以在至少两个功耗模式之间切换。

公开(公告)号：CN105094968B

公开(公告)日：2019-05-21

申请号：CN201510379727.X

申请日：2015-07-01

申请人： 小米科技有限责任公司

发明人： 孟德国 ,  丁一 ,  侯恩星

IPC分类号： G06F9/48

CPC分类号： G06F1/3243 ,  G06F1/3293 ,  G06F9/4418 ,  H04W52/0293 ,  Y02D10/122 ,  Y02D10/152 ,  Y02D70/00 ,  Y02D70/142 ,  Y02D70/144 ,  Y02D70/166

摘要： 本公开公开了一种唤醒MCU的方法及装置，属于智能设备技术领域。方法包括：当第一MCU触发了向第二MCU传输数据的通信事件时，确定所述第二MCU是否处于深度睡眠状态；如果所述第二MCU处于深度睡眠状态，则通过所述第一MCU与所述第二MCU之间连接的唤醒引脚，向所述第二MCU发送中断唤醒信号唤醒所述第二MCU。通过第一MCU与第二MCU之间连接的唤醒引脚，向第二MCU发送中断唤醒信号。实现了通过深度睡眠状态的MCU以外的MCU触发的外部中断事件来唤醒处于深度睡眠状态MCU，无需等待MCU被内部中断事件唤醒就可以进行通信，提高了MCU之间通信的效率。

公开(公告)号：CN104885032B

公开(公告)日：2018-07-27

申请号：CN201380039994.1

申请日：2013-06-28

申请人： 英特尔公司

发明人： K·西斯特拉 ,  M·M·罗兰德 ,  E·罗特姆 ,  B·J·格里非斯 ,  A·万玛 ,  A·瑟亚纳拉亚南

IPC分类号： G06F1/26

CPC分类号： G06F1/26 ,  G06F1/3203 ,  G06F1/3243 ,  G06F1/329 ,  Y02D10/152 ,  Y02D10/24

摘要： 描述了包括从处理器的输入到处理器内的逻辑电路的快速信号路径的处理器。输入用于接收快速节流信号。逻辑电路用于响应于快速节流信号节流处理器发出指令用于执行的速率。快速信号路径将强制处理器内的快速节流信号的可实行最小传播延迟。

公开(公告)号：CN108292160A

公开(公告)日：2018-07-17

申请号：CN201680069155.8

申请日：2016-10-21

申请人： 英特尔公司

发明人： B·库珀 ,  V·P·拉斯纳卡

IPC分类号： G06F1/32

CPC分类号： G06F1/3296 ,  G06F1/26 ,  G06F1/263 ,  G06F1/3243 ,  G06F1/3287 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D10/172 ,  Y02D50/20

摘要： 计算系统的功率递送系统可将计算平台从一组主轨切换至处于低功率状态的待机轨。例如，使用功率优化器框架，平台控制器硬件(PCH)和/或功率管理控制器(PCU)可通过使用待机轨且使主轨关闭来将空闲计算系统转变至低功率状态。PCU可指令处于C10状态的处理器从主功率轨切换至待机轨。一旦确认处理器处于C10状态，PCU就可关闭处理器电压调节器并断言平台睡眠信号。在确认平台已进入其中平台移至待机轨的睡眠状态之后，PCH或PCU可请求功率源关闭主轨，但使待机轨保持活跃。