-
公开(公告)号：CN109074259A
公开(公告)日：2018-12-21
申请号：CN201780026326.3
申请日：2017-04-25
申请人： 微软技术许可有限责任公司
IPC分类号： G06F9/38
CPC分类号： G06F9/3836 , G06F9/3005 , G06F9/3016 , G06F9/3017 , G06F9/30181 , G06F9/30185 , G06F9/3802 , G06F9/3818 , G06F9/3834 , G06F9/3838 , G06F9/3855 , G06F9/3873 , G06F9/3885 , G06F9/3889 , G06F9/3897 , G06F12/0875 , G06F15/7867
摘要： 公开了用于实现包括现场可编程门阵列(FPGA)实现的基于块的处理器的装置和方法。在所公开的技术的一个示例中，指令译码器被配置为针对指令块中的指令集生成就绪状态数据，指令集中的每个指令与编码在事务块中的不同指令标识符相关联，并且并行指令调度器被配置为基于译码的就绪状态数据而从指令集发出指令。在一些示例中，并行指令调度器允许根据可用的FPGA部件的大小和类型的改进的面积和能量节省。
-
公开(公告)号：CN1137212A
公开(公告)日：1996-12-04
申请号：CN95103246.1
申请日：1995-03-24
申请人： DVA公司
发明人： 阿德里安·P·怀斯 , 安东尼·M·琼斯 , 马丁·W·萨瑟安 , 威廉·P·罗宾斯 , 安东尼·P·J·克莱顿
IPC分类号： H04N7/26
CPC分类号： G06F12/04 , G06F9/3871 , G06F9/3873 , G06F9/3897 , G06F12/0607 , G06F13/1673 , G06F13/28 , H04N19/13 , H04N19/423 , H04N19/61 , H04N19/91
摘要： 一个多标准的视频解压缩装置，具有很多级，这些级用排成如流水线处理机那样的双线接口内部相连。控制和数据令牌通过单个双线接口，以令牌格式传送控制和数据，一个令牌解码电路，它位于某些级，用来识别确定的令牌作为与那级有关的控制令牌，并沿流水线传送不认识的控制令牌。重配置处理电路位于选择的级内，它对识别出控制令牌起作用，以重配置这样的级去操纵识别的数据令牌，同时提供了各种独特的支持子系统电路和处理技术。
-
公开(公告)号：CN105830054A
公开(公告)日：2016-08-03
申请号：CN201480070217.8
申请日：2014-10-28
申请人： 斯利肯泰勒有限公司
发明人： P·梅岑
CPC分类号： G06F15/7867 , G06F1/10 , G06F9/3851 , G06F9/3869 , G06F9/3873 , G06F9/3897 , G06F15/7878
摘要： 一种能够同时处理多个线程的可配置处理电路，该电路包括：线程数据存储器；多个可配置执行单元；可配置路由网，用于将所述线程数据存储器中的位置连接至所述执行单元；配置数据存储器，用于存储配置实例，每个配置实例定义了所述路由网的配置和所述多个执行单元中的一者或多者的配置；管线，该管线形成自所述执行单元、所述路由网和所述线程数据存储器，该管线包括多个管线部分，该多个管线部分被配置以使得每个时钟周期中每个线程从一个管线部分传播到下一个管线部分；所述电路被配置为：(i)将每个线程与配置实例相关联；(ii)针对每一时钟周期对所述多个管线部分中的每一者进行配置以符合所述配置实例，该配置实例与将在该时钟周期期间穿过该管线部分的各自的线程相关联。
-
公开(公告)号：CN1608240A
公开(公告)日：2005-04-20
申请号：CN02826267.0
申请日：2002-12-12
申请人： 英特尔公司
CPC分类号： G06F9/3836 , G06F1/3203 , G06F1/3243 , G06F9/3017 , G06F9/384 , G06F9/3857 , G06F9/3869 , G06F9/3873 , Y02D10/126 , Y02D10/152
摘要： 处理器(110)包括数字节制装置(130)，用于监视处理器的指令执行流水线(120)的各种单元(124)的活动性，并根据所监视的活动性确定处理器(110)的功率状态。响应于处理器(110)的功率状态达到一个阈值，使用两种或者更多种功率控制机制中的一种。
-
公开(公告)号：CN105190542B
公开(公告)日：2019-05-28
申请号：CN201380060515.4
申请日：2013-12-11
申请人： 英特尔公司
IPC分类号： G06F9/38
CPC分类号： G06F9/5027 , G06F9/30079 , G06F9/30083 , G06F9/3867 , G06F9/3873 , G06F9/3897 , G06F9/5094 , G06F15/7839 , G06F15/7867 , G06F15/8007 , Y02D10/22
摘要： 本文提供了一种用于提供可伸缩计算结构的方法和设备。所述方法包括确定用于由可伸缩计算结构处理的工作流程，其中所述工作流程基于一个指令集合。动态地配置用于处理所述工作流程的管线，并且利用所述管线来执行所述工作流程。
-
公开(公告)号：CN1914600A
公开(公告)日：2007-02-14
申请号：CN200580003820.5
申请日：2005-09-16
申请人： 索尼计算机娱乐公司
发明人： 笠原荣二
IPC分类号： G06F9/455
CPC分类号： G06F9/5011 , G06F9/3836 , G06F9/3857 , G06F9/3869 , G06F9/3873 , G06F9/445 , G06F9/45533
摘要： 用于调整处理能力的方法和设备允许获得指示在存储介质中存储的软件程序的版本的识别信息；按照所述软件程序的版本来确定是否应当调整其上要执行所述软件程序的一个或多个处理器的处理能力；并且，当所述确定是肯定时，调整所述一个或多个处理器的处理能力。
-
公开(公告)号：CN1044354A
公开(公告)日：1990-08-01
申请号：CN89109392.3
申请日：1989-12-19
申请人： 布尔·HN·信息系统有限公司
IPC分类号： G06F9/38
CPC分类号： G06F9/3873 , G06F9/3804 , G06F9/3867 , G06F9/3885
摘要： 以生产线的方式工作的一个数据处理系统，该系统有若干流水线部件，每个部件按在此生产线过程中的各条指令执行各不相同的操作。某些类型指令由较前面的一个部件执行并移出此生产线，而另一些指令则在该生产线的尾部执行，因此改进了系统的总吞吐量。
-
公开(公告)号：CN106462396A
公开(公告)日：2017-02-22
申请号：CN201580024347.2
申请日：2015-04-15
申请人： 国际商业机器公司
IPC分类号： G06F9/38
CPC分类号： G06F9/38 , G06F9/30149 , G06F9/3836 , G06F9/3851 , G06F9/3867 , G06F9/3873 , G06F9/3887 , G06F9/4881 , G06F9/505 , G06F9/5066 , G06F9/5083
摘要： 具有多个并行指令执行片和由分派路由网络耦合到多个分派队列的处理器核心提供内部资源的灵活的和有效的使用。控制分派路由网络以根据指令流的执行要求和指令执行片中资源的可用性来动态地改变片和指令流之间的关系。指令执行片可以动态地重新配置为在单指令多数据(SIMD)指令执行和通常的基于每个指令的指令执行之间，允许那些指令类型的混合。具有大于单个指令执行片的宽度的操作数宽度的指令可以由配置为对于特定指令协调一致的多个指令执行片来处理。当指令执行片忙于处理一个流的当前指令时，可以选择另一片以继续执行。
-
公开(公告)号：CN1303497C
公开(公告)日：2007-03-07
申请号：CN02826267.0
申请日：2002-12-12
申请人： 英特尔公司
CPC分类号： G06F9/3836 , G06F1/3203 , G06F1/3243 , G06F9/3017 , G06F9/384 , G06F9/3857 , G06F9/3869 , G06F9/3873 , Y02D10/126 , Y02D10/152
摘要： 处理器(110)包括数字节制装置(130)，用于监视处理器的指令执行流水线(120)的各种单元(124)的活动性，并根据所监视的活动性确定处理器(110)的功率状态。响应于处理器(110)的功率状态达到一个阈值，使用两种或者更多种功率控制机制中的一种。
-
公开(公告)号：CN1235483A
公开(公告)日：1999-11-17
申请号：CN98103849.2
申请日：1995-03-24
申请人： DVA公司
发明人： 安东尼·P·J·克莱顿
IPC分类号： H04N9/79
CPC分类号： G06F12/04 , G06F9/3871 , G06F9/3873 , G06F9/3897 , G06F12/0607 , G06F13/1673 , G06F13/28 , H04N19/13 , H04N19/423 , H04N19/61 , H04N19/91
摘要： 一种视频信息处理装置,该装置使用实质相同的第一和第二预测滤波器电路,和使用控制信号以处理以多种标准编码的视频信息。可在该装置中使用的视频解压缩用的滤波器电路包括预测滤波器格式化器、第一一维预测滤波器、维缓冲器和第二一维预测滤波器。可在这种滤波器电路中使用的预测滤波器可包括六个寄存器、二个倍乘器和二个求和电路。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.026 秒)