-
公开(公告)号：CN109626323B
公开(公告)日：2020-12-01
申请号：CN201811261180.3
申请日：2010-02-25
申请人： D-波系统公司
摘要： 本申请公开了超导集成电路。该集成电路，包括：一个第一层，其中该第一层是一个第一介电层；一个沉积在该第一层上的约瑟夫逊结；一个第二层，其中，该第二层是基板和第二介电层中的至少一个；以及沉积在该第二层上的一个第二约瑟夫逊结，其中该第一介电层沉积在该第二层上。
-
公开(公告)号：CN111937168A
公开(公告)日：2020-11-13
申请号：CN201980021512.7
申请日：2019-02-27
申请人： 国际商业机器公司
IPC分类号： H01L39/22 , B82Y10/00 , B82Y40/00 , H01L27/18 , G06N10/00 , H01L39/24 , H03K19/195 , H01L39/02
摘要： 一种芯片表面基底器件结构(1100)，包括与第一超导层(104)耦合的包括晶体硅的衬底(206A，206B)，其中第一超导层与包括晶体硅的第二衬底(102)耦合。在一个实施方式中，芯片表面基底器件结构还包括位于衬底的蚀刻区域中的垂直约瑟夫逊结，该垂直约瑟夫逊结包括第一超导层、隧道势垒层和顶部超导层。
-
公开(公告)号：CN109860192B
公开(公告)日：2020-10-20
申请号：CN201910150968.5
申请日：2019-02-28
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L27/11521 , H01L27/18 , H01L27/22
摘要： 本发明提供一种存储阵列结构及制备方法、存储器及写入方法和读出方法，阵列结构包括：至少一个存储单元，包括叠置串联的超导器件及磁性存储器件；至少一个超导上电极，设置于存储单元上方，至少一个超导下电极，设置于存储单元下方，至少一个超导字线，设置于存储单元上方，或者设置于存储单元下方，超导字线靠近存储单元中的超导器件设置。本发明将磁性存储器件与超导集成电路有机结合，利用超导器件实现电路的开关效果，从而替代CMOS逻辑电路，可以实现存储器在低温下的工作，保证MRAM在低的工作电压下实现高速、高密度存储，基于不同的写入方式实现上述工作，形成适用于超导逻辑制程的信息读取方式，结构设计简单，有利于减少刻蚀次数。
-
公开(公告)号：CN111725382A
公开(公告)日：2020-09-29
申请号：CN201910223216.7
申请日：2019-03-22
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种超导磁通量子存储单元结构及其写入和读取方法，该结构包括：约瑟夫森结存储环路，具有一个第一约瑟夫森结；发热电阻，设置于约瑟夫森结存储环路中的第一约瑟夫森结附近，用于控制约瑟夫森结的温度。通过在第一约瑟夫森结附近设置发热电阻，利用发热电阻发热来调节第一约瑟夫森结区附近的温度，从而改变其临界电流，而不需要通过外部磁场耦合来改变第一约瑟夫森结的临界电流，相对于现有技术中的外部磁场耦合的方式调制临界电流，本发明采用发热电阻调制临界电流可使得约瑟夫森结存储环路的面积大大减小；利用纳米桥结替代传统的隧道结，在获得高动态电感的同时也可以进一步减小存储环路对几何电感的需求从而减小环路面积，并且也可以缩小第一约瑟夫森结的面积。
-
公开(公告)号：CN111357020A
公开(公告)日：2020-06-30
申请号：CN201780096829.8
申请日：2017-12-21
申请人： 国际商业机器公司
IPC分类号： G06N10/00 , H01L25/065 , H01L23/49 , H01L21/768 , H01L21/60 , H01L39/02 , H01L39/04 , H01L27/18
摘要： 本发明的实施例公开了一种计算机系统及其形成方法，该计算机系统具有布置在二维类平面结构中的多个量子电路，这些量子电路包括量子位和总线(即，量子位-量子位互连)。量子计算机系统包括以二维模式布置的多个量子电路。不沿着多个量子电路的二维平面的周界的至少一个内部量子电路包含底部芯片、器件层、顶部芯片和路由层。信号线将器件层连接到路由层，其中信号线越过二维平面，例如，信号线延伸到不同的平面中。
-
公开(公告)号：CN111149439A
公开(公告)日：2020-05-12
申请号：CN201780095356.X
申请日：2017-12-01
申请人： 国际商业机器公司
摘要： 本发明总体上涉及超导器件，更具体地，涉及将约瑟夫逊放大器或约瑟夫逊混频器集成到印刷电路板。印刷电路板包括一个或多个板层。第一芯片腔(502)形成在所述一个或多个板层(500)中，其中，第一约瑟夫逊放大器或约瑟夫逊混频器设置在所述第一芯片腔中。所述第一约瑟夫逊放大器或约瑟夫逊混频器包括至少一个端口，每个端口连接至设置在所述一个或多个板层中的至少一个上的至少一个连接器，其中所述一个或多个板层中的至少一个包括形成在所述一个或多个板层中的所述至少一个上的电路迹线(506)。
-
公开(公告)号：CN110462836A
公开(公告)日：2019-11-15
申请号：CN201780089171.8
申请日：2017-09-19
申请人： 谷歌有限责任公司
发明人： E.A.卢塞罗
摘要： 一种堆叠设备，包括：包括量子信息处理器件的第一基板；键合到第一基板的第二基板；第一基板和第二基板之间的多个凸块键合件和至少一个柱。多个凸块键合件中的每个凸块键合件提供第一基板和第二基板之间的电连接。至少一个柱定义了第一基板的第一表面和第二基板的第一表面之间的分离距离。每个柱的横截面积大于多个凸块键合件的每个凸块键合件的横截面积，其中每个柱的横截面积和每个凸块键合件的横截面积沿着平行于第一基板的第一表面或第二基板的第一表面的平面来定义。
-
公开(公告)号：CN110268526A
公开(公告)日：2019-09-20
申请号：CN201880010324.X
申请日：2018-01-30
申请人： 微软技术许可有限责任公司
发明人： A·L·布劳恩
IPC分类号： H01L27/18 , H01L39/22 , H03K19/195 , H03K3/38
摘要： 提供了用于超导设备的约瑟夫森传输线(JTL)和相关方法。在一个示例中，提供了一种设备(150)，其用于响应于应用具有多个相位的时钟信号而在第一方向上传播量子脉冲的JTL，JTL可以包括被耦合在第一端子(T4)和第二端子(T5)之间的第一感应元件(152)，被耦合在第二端子(T5)和接地端子之间的第一约瑟夫森结JJ(162)，被耦合在第二端子(T5)和第三端子(T6)之间第二感应元件(154)，以及被耦合在第三端子(T6)和接地端子之间第二约瑟夫森结JJ(164)，其中第二感应元件(154)被配置为形成感应回路，并且其中感应回路被配置为在模式中操作，以使得单个通量量子(SFQ)脉冲不能在与第一方向相反的第二方向上行进而不管时钟信号的相位。
-
公开(公告)号：CN109997156A
公开(公告)日：2019-07-09
申请号：CN201680091151.X
申请日：2016-12-27
申请人： 英特尔公司
发明人： J·M·罗伯茨 , A·A·埃尔谢尔比尼 , S·利夫 , J·M·斯旺 , R·考迪罗 , Z·R·约斯科维茨 , N·K·托马斯 , R·皮拉里塞泰 , H·C·乔治 , J·S·克拉克
摘要： 本文公开的一种超导量子位器件封装包括具有第一面和相对的第二面的管芯，以及具有第一面和相对的第二面的封装衬底。管芯包括量子器件，所述量子器件包括：在管芯的第一面上的多个超导量子位和多个谐振器，以及耦合在管芯的第一面处的导电触点与多个超导量子位中的相关联的超导量子位或多个谐振器中的相关联的谐振器之间的多个导电通路。封装衬底的第二面还包括导电触点。器件封装还包括设置在管芯的第一面与封装衬底的第二面之间的第一级互连，其将管芯的第一面处的导电触点与封装衬底的第二面处的相关联的导电触点耦合。
-
公开(公告)号：CN109860192A
公开(公告)日：2019-06-07
申请号：CN201910150968.5
申请日：2019-02-28
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L27/11521 , H01L27/18 , H01L27/22
摘要： 本发明提供一种存储阵列结构及制备方法、存储器及写入方法和读出方法，阵列结构包括：至少一个存储单元，包括叠置串联的超导器件及磁性存储器件；至少一个超导上电极，设置于存储单元上方，至少一个超导下电极，设置于存储单元下方，至少一个超导字线，设置于存储单元上方，或者设置于存储单元下方，超导字线靠近存储单元中的超导器件设置。本发明将磁性存储器件与超导集成电路有机结合，利用超导器件实现电路的开关效果，从而替代CMOS逻辑电路，可以实现存储器在低温下的工作，保证MRAM在低的工作电压下实现高速、高密度存储，基于不同的写入方式实现上述工作，形成适用于超导逻辑制程的信息读取方式，结构设计简单，有利于减少刻蚀次数。
-
-
-
-
-
-
-
-
-
搜索结果
112 条记录 (耗时 0.025 秒)
