一种基于多核CPU的芯片功能测试方法及系统

    公开(公告)号:CN117234831B

    公开(公告)日:2024-01-26

    申请号:CN202311508843.8

    申请日:2023-11-14

    发明人: 刘晟 杨凡

    IPC分类号: G06F11/26 G06F11/22

    摘要: 本发明公开了一种基于多核CPU的芯片功能测试方法及系统,包括:通过GPIO端口依次下载测试向量的固件程序到待测芯片上;下载完成后,对暂时存储器进行清零操作;进入芯片功能测试流程,待测芯片把GPIO端口上的信号转换成FTDMA信号,将FTDMA信号通过AXI总线连接到系统的AXI总线矩阵上,通过AXI总线矩阵同时访问每个测试向量进行芯片功能测试;运行Signature命令,结束测试,并自动生成测试报告;测试完成后,通过目标寄存器的值检查测试结果。本发明重新定义了ATE测试平台和被测芯片的交互接口,所有的测试向量由固件程序实现,一旦测试出现任何问题,可以通过修改配置

    触摸屏接口的测试方法及其系统
    92.
    发明公开

    公开(公告)号:CN117421166A

    公开(公告)日:2024-01-19

    申请号:CN202311378170.9

    申请日:2023-10-23

    IPC分类号: G06F11/22 G06F11/26

    摘要: 本发明公开了一种触摸屏接口的测试方法及其系统,方法包括:当主板输出预设的色条显示画面时,将主板通过触摸屏接口输出的MIPI视频信号转换为VGA信号,并根据所述VGA信号和色条显示画面,确定触摸屏接口的显示功能测试结果;主板依次对存储模块进行写操作和读操作,并根据读取的数据与写入的数据,确定触摸屏接口的触摸功能测试结果,所述存储模块与所述主板的触摸屏接口连接。本发明可实现对主板触摸屏接口的自动化测试,保证测试准确性,且可提升测试效率。

    存储器测试方法、装置、电子设备和存储介质

    公开(公告)号:CN117409841A

    公开(公告)日:2024-01-16

    申请号:CN202310036681.6

    申请日:2023-01-10

    发明人: 沈小康

    IPC分类号: G11C29/00 G06F11/22 G06F11/26

    摘要: 本申请实施例公开了存储器测试方法、装置、电子设备和存储介质;该方法包括显示候选测试任务;响应于针对候选测试任务的选择操作,从候选测试任务中确定目标测试任务;根据输入的基本测试参数,调用预设动态库对存储器执行目标测试任务,预设动态库包括目标测试任务指示的测试操作;在执行目标测试任务的过程中,显示目标测试任务对应的测试进程信息。测试操作封装在预设动态库中,可缩短测试时间,显示对应的测试进程信息,以便用户掌握了解对应的测试过程,更加便捷直观、省时省力,可有效提升测试效率。

    SIM卡模拟方法、装置和电子设备

    公开(公告)号:CN113778773B

    公开(公告)日:2024-01-16

    申请号:CN202111057808.X

    申请日:2021-09-09

    发明人: 郭素青 王君 曹艳

    IPC分类号: G06F11/26

    摘要: 本发明实施例涉及互联网技术领域,尤其涉及一种SIM卡模拟方法、装置和电子设备。其中,上述SIM卡模拟方法包括:SIM卡模拟器接收到启动命令,所述启动命令包含可选控制参数,所述可选控制参数用于指示真机日志文件信息;根据所述可选控制参数的指示,获取真机日志文件信息;根据获取的所述真机日志文件信息,生成SIM卡文件;SIM卡模拟器加载所述SIM卡文件,以基于所述SIM卡文件进行SIM卡模拟。本发明实施例中,能够通过真机日志生成SIM卡文件并自动加载在模拟器上以实现SIM卡模拟。

    一种随机测试程序、芯片检测方法及装置

    公开(公告)号:CN117370092A

    公开(公告)日:2024-01-09

    申请号:CN202311529443.5

    申请日:2023-11-16

    发明人: 周文

    IPC分类号: G06F11/22 G06F11/26

    摘要: 本发明涉及计算机技术领域,公开了一种随机测试程序、芯片检测方法及装置,包括随机上下文、头部控制代码、测试指令序列、尾部控制代码,随机上下文中包含多个随机值;头部控制代码用于将随机值存入目标芯片的寄存器中;测试指令序列中包含多个测试指令,测试指令是根据目标指令集、回调函数和ARM指令集编码随机生成的,测试指令序列用于对寄存器中的随机值进行运算,得到测试结果;尾部控制代码用于在执行测试指令序列后,返回目标芯片的目标地址,本发明可以满足特殊指令的测试需求,提高测试程序的功能测试的有效性。

    信号模拟方法、装置、电子设备及储存介质

    公开(公告)号:CN117370081A

    公开(公告)日:2024-01-09

    申请号:CN202210698224.9

    申请日:2022-06-20

    IPC分类号: G06F11/22 G06F11/26

    摘要: 本发明提供了一种信号模拟方法、装置、电子设备及储存介质,涉及信号模拟技术领域。首先,配置SP I通信总线的通信参数,并确定目标传感器的SENT帧格式,然后,根据目标传感器的SENT帧格式,生成目标传感器的SP I模拟数据,最后,将SP I目标模拟数据通过SP I通信总线发送,生成目标传感器的模拟信号。本发明中,基于SP I通信总线实现了SENT总线的模拟,通过SP I通信总线能够模拟不同类型的SENT传感器的发出的SENT信号,不通过真实的SENT传感器也可以产生对应的SENT信号,在进行不同类型的SENT传感器过程中,不需要频繁的进行参数的配置和传感器的更换,从而大大的提高了信号测试过程的效率。并且在没有真实的SENT传感器的情况下,也可以进行信号测试,大大提高了本发明的实用性。

    基于FPGA验证SOC芯片PCIE控制器的系统

    公开(公告)号:CN117349103A

    公开(公告)日:2024-01-05

    申请号:CN202311270637.8

    申请日:2023-09-28

    摘要: 本发明公开了基于FPGA验证SOC芯片PCIE控制器的系统,包括待验证的SOC芯片PCIE控制器、DFI‑AXI桥、FPGA PCIE控制器、FPGA PCIE PHY和PCIE设备,其中:DFI‑AXI桥通过DFI接口与SOC芯片PCIE控制器连接并且通过AXI接口与FPGA PCIE控制器连接,DFI‑AXI桥用于执行DFI与AXI间的协议转换以在SOC芯片PCIE控制器与FPGA PCIE控制器之间进行交互;FPGA PCIE控制器与FPGA PCIE PHY通过FPGA内部总线连接以及FPGA PCIE PHY与PCIE设备连接。本发明克服了现有FPGA硬件原型验证平台无法验证SOC芯片PCIE控制器的问题,实现了在FPGA硬件原型验证平台上对SOC芯片PCIE控制器的验证,提升了对SOC芯片PCIE控制器的验证速度,可以验证更多测试程序并实现充分验证,因此还提升了芯片流片的成功率。

    一种基于粒子群算法的芯片验证方法、装置、设备及介质

    公开(公告)号:CN117331776A

    公开(公告)日:2024-01-02

    申请号:CN202311269496.8

    申请日:2023-09-27

    IPC分类号: G06F11/26 G06F11/36 G06N3/006

    摘要: 本申请公开了一种基于粒子群算法的芯片验证方法、装置、设备及介质,涉及芯片验证技术领域,包括:若待验证芯片的初始功能覆盖率小于预设功能覆盖率则确定一组约束条件;基于预设惯性权重计算策略确定本次迭代的惯性权重,基于预设学习因子计算策略计算本次迭代的学习因子的值;根据惯性权重和学习因子的值计算粒子群中的每一粒子在约束条件下的位置,并基于目标位置对待验证芯片进行仿真验证,然后基于仿真验证结果得到本次迭代的覆盖率文件;根据本次迭代的覆盖率文件以及之前每一次迭代的覆盖率文件判断当前功能覆盖率是否小于预设功能覆盖率;若是则进行下一次迭代,否则退出迭代。可见,本申请能够提高芯片验证时的覆盖率收敛速度和准确性。

    信号传输电路、控制方法、控制电路及通讯系统

    公开(公告)号:CN117312209A

    公开(公告)日:2023-12-29

    申请号:CN202311415914.X

    申请日:2023-10-27

    发明人: 李川川 周红吉

    摘要: 一种信号传输电路、控制方法、控制电路及通讯系统,信号传输电路用于在第一电路和第二电路之间传输信号,包括第一连接器、重定时电路、第二连接器和控制电路。第一连接器实现第一电路和重定时电路间的信号传输;重定时电路从第一连接器(或第二连接器)接收信号,对信号进行重定时和重整形后,将信号输出到第二连接器(或第一连接器);第二连接器实现第二电路和重定时电路间的信号传输;控制电路在第一时延后向重定时电路信号输出第一复位信号,使第一复位信号在第一电路的时钟信号稳定后再拉高;同时,第一复位信号触发重定时电路的固件加载,重定时电路在全局复位信号到来之前就完成固件的加载,以满足重定时电路的上电时序。

    IO接口测试方法、装置及UVM验证环境

    公开(公告)号:CN117271248A

    公开(公告)日:2023-12-22

    申请号:CN202311570676.X

    申请日:2023-11-23

    IPC分类号: G06F11/22 G06F11/26 G06F11/36

    摘要: 本发明提供一种IO接口测试方法、装置及UVM验证环境,属于测试技术领域。IO接口测试方法包括:根据待测试IO接口的功能复用列表构建多个测试激励;获取测试用例,并运行测试用例;其中,测试用例用于循环设置不同的寄存器状态参数,并对于每一个寄存器状态参数,执行以下步骤:采用前门访问的方式将寄存器状态参数写入至DUT文件;采用后门访问的方式读取DUT文件中寄存器的状态值,选择对应的测试激励,并将测试激励下发至DUT文件;获取待测试IO接口的一个功能的测试结果,并对测试结果进行检查。可以模拟该IO接口在芯片实际应用时的各种场景,实现与实际的应用场景相符,从而达到验证的完备性,提高了测试的灵活性。