公开(公告)号：CN112787655B

公开(公告)日：2022-10-21

申请号：CN202011624739.1

申请日：2020-12-31

Applicant: 安徽大学

Inventor： 赵强 ,  赵丽 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  黎轩 ,  蔺智挺 ,  陈军宁

IPC: H03K19/003

Abstract: 本发明公开了一种抗辐照锁存器单元电路，包括十九个NMOS晶体管、十三个PMOS晶体管、三个反相器和一个钟控反相器。PMOS晶体管P1、P6、P7、P8对X5、X6包围加固，NMOS晶体管N1～N4、N6～N9对X1～X4包围加固；PMOS晶体管P2～P5作为上拉管，NMOS晶体管N5、N10作为下拉管，反相器I3与钟控反相器CI构成弱上拉；四个锁存器节点X1、X2、X3、X4通过四个NMOS晶体管N16～N19连接到输入D和DN，四个NMOS晶体管N16～N19的开启由时钟信号CLK控制。上述电路可以提高锁存器单元的速度、提高锁存器单元抗单粒子翻转的能力，解决由电荷共享引起的双节点翻转问题。

公开(公告)号：CN111969993B

公开(公告)日：2022-10-18

申请号：CN202010758947.4

申请日：2020-07-31

Applicant: 安徽大学

Inventor： 蔺智挺 ,  蒯鹏 ,  吴秀龙 ,  卢文娟 ,  彭春雨 ,  赵强 ,  陈军宁

IPC: H03K19/0175 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明公开了一种CCSA与Sigmoid激活函数复用电路结构，在CCSA电路结构的基础上增加了三个PMOS晶体管，晶体管N1的栅极固定接电源地(VSS)，N0和N2的栅极分别接控制信号(SW1、SW2)，通过控制信号将复用电路在CCSA电路与Sigmoid激活函数电路之间进行切换，即：当SW1高电平，SW2为低电平时，复用电路为CCSA电路；当SW1低电平，SW2为高电平时，复用电路为Sigmoid激活函数电路。该电路结构简单，运算速度快，并且极大的降低了芯片的面积。

公开(公告)号：CN114822637B

公开(公告)日：2022-10-14

申请号：CN202210638677.2

申请日：2022-06-08

Applicant: 安徽大学

Inventor： 戴成虎 ,  杜园园 ,  高珊 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  郑好

IPC: G11C11/417

Abstract: 本发明涉及一种基于10T‑SRAM单元的电路结构、芯片及模块。10T‑SRAM单元包括NMOS晶体管N0~N7和PMOS晶体管P0~P1，P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。

公开(公告)号：CN115035931A

公开(公告)日：2022-09-09

申请号：CN202210564062.X

申请日：2022-05-23

Applicant: 安徽大学

Inventor： 戴成虎 ,  刘海涛 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  高珊

IPC: G11C11/418 ,  G11C11/419 ,  G11C11/412 ,  G06F7/575

Abstract: 本发明涉及一种基于8T‑SRAM单元的电路结构、芯片和模块。8T‑SRAM单元包括：NMOS晶体管N1～6；PMOS晶体管P1～2。P1、P2和N1、N2交叉耦合，对存储节点Q、QB的数据进行锁存，P1的源极与P2源极电连接到VDD，开启存储节点Q、QB节点对电源通路，N1的源极与N2的源极连接到VSS，开启存储节点Q、QB节点对地通路。存储节点Q与QB通过晶体管N4、N3分别与位线BL和BLB相连，晶体管N3、N4由字线WL控制，字线LCM、RCM通过晶体管N5、N6分别与位线SLB和SL相连，晶体管N5、N6分别由存储节点Q与QB控制。本发明能实现在存储器内部完成比较操作，提高搜索效率。

公开(公告)号：CN114912358A

公开(公告)日：2022-08-16

申请号：CN202210542908.X

申请日：2022-05-18

Applicant: 安徽大学

Inventor： 蔺智挺 ,  陈琳 ,  吴秀龙 ,  彭春雨 ,  赵强 ,  卢文娟

IPC: G06F30/27 ,  G06F30/33 ,  G06F11/36 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明公开了一种基于UVM的卷积神经网络验证系统，包括待测设计DUT使用基于待测卷积神经网络的硬件加速器；针对待测设计的接口模块，包含所有需要用到的待测设计接口信号的定义，用于待测设计与其他模块之间的数据通信；测试用例模块，用于创建不同的验证环境以及产生不同的测试激励；所述测试用例模块中例化的每个测试用例都继承自base_test类，根据所验功能点的不同配置相应的验证环境，以及配置不同的序列来产生符合协议规范的事务，以此形成不同的测试用例。上述系统只需少量修改就可以对不同结构层的卷积神经网络模型的硬件加速器验证平台进行重用，从而缩短了验证周期，提高了验证效率。

公开(公告)号：CN114496032A

公开(公告)日：2022-05-13

申请号：CN202210042707.3

申请日：2022-01-14

Applicant: 安徽大学

Inventor： 彭春雨 ,  徐鸿运 ,  赵强 ,  卢文娟 ,  高珊 ,  郝礼才 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C13/00

Abstract: 本发明公开了一种基于阻变式存储器实现高速逻辑运算的4T3R电路结构，包括RRAM1的底部电极与NMOS晶体管M1的漏极、NMOS晶体管M2的漏极电连接；M1的栅极与WLA电连接；M2的栅极与WLC电连接；NMOS晶体管M2的源极和NMOS晶体管M3的源极均与RRAM2的顶部电极电连接；NMOS晶体管M3的栅极与WLB电连接；RRAM3的底部电极与NMOS晶体管M4的漏极电连接；M4的栅极与WLS电连接；NMOS晶体管M1的源极、RRAM2的底部电极、NMOS晶体管M4的源极均与SL和电阻R1电连接，而电阻R1的另一端接地。本发明采用RRAM实现了在内存内计算中基本的逻辑运算，提高了电路的逻辑运算效率。

公开(公告)号：CN114496025A

公开(公告)日：2022-05-13

申请号：CN202210068744.1

申请日：2022-01-20

Applicant: 安徽大学

Inventor： 赵强 ,  李正亚 ,  高珊 ,  郝礼才 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/413 ,  G11C8/14 ,  G11C7/18 ,  G11C5/14

Abstract: 本发明公开了一种基于极性加固技术的12T抗辐照SRAM存储单元，包括4个NMOS晶体管和8个PMOS晶体管；内部存储节点I2和I3由P2和P3交叉耦合，外部存储节点I1和I4由N1和N2交叉耦合；P1和P4作为上拉管，P1和P4对I2和I3进行加固，I2和I3全部由PMOS晶体管包围，这构成了极性加固结构；I2通过P7连接到第BLB，I3通过P8连接到BL，I1通过N3连接到BL，I4通过N4连接到BLB，N3和N4由WL控制，P7和P8由WWL控制。本发明能够提高SRAM存储单元的抗单粒子翻转能力，而且可以在牺牲较小单元面积的情况下大幅提高SRAM存储单元写速度，降低了SRAM存储单元的功耗。

公开(公告)号：CN114489155A

公开(公告)日：2022-05-13

申请号：CN202210018131.7

申请日：2022-01-07

Applicant: 安徽大学

Inventor： 赵梦怡 ,  彭春雨 ,  卢文娟 ,  郝礼才 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: G05D3/12 ,  F21S9/03 ,  F21V23/00 ,  H02S20/32 ,  F21W131/103

Abstract: 本发明公开了一种新型太阳能路灯追光装置，包括：方向角度调节部件、光强采集模块和控制器模块；太阳能电池板固定在方向角度调节部件的顶部；光强采集模块包括光强传感器和遮光板；太阳能电池板的四条边的外沿各安装一个光强传感器，太阳能电池板的四条边的边缘处对应光强传感器的位置各安装一个遮光板，对四个光强传感器采集的光强度数据进行比较，如果光强度数据相差大于预设的启动阈值，则驱动所述方向角度调节部件运动，带动所述太阳能电池板和所述光强采集模块进行方向角度调整，直至光强度数据相差不大于预设的启动阈值。本发明能使太阳光线时刻垂直照射在太阳能电池板上，提高了太阳能电池板的发电效率。

公开(公告)号：CN113437964A

公开(公告)日：2021-09-24

申请号：CN202110648160.7

申请日：2021-06-10

Applicant: 安徽大学

Inventor： 蔺智挺 ,  叶茂希 ,  彭春雨 ,  吴秀龙 ,  卢文娟 ,  赵强 ,  陈军宁

IPC: H03K19/20 ,  G11C13/00

Abstract: 本发明公开了一种由RRAM构成的可阻态区分且可重构的运算电路，包括3个NMOS晶体管；2个PMOS晶体管；以及两个电阻式随机存储器RRAM。2个NMOS晶体管和2个PMOS晶体管构成两个传输门结构，1个NMOS晶体管控制外围信号线是否作用到RRAM；RRAM0和RRAM1的顶部电极均连接到NMOS晶体管M2，RRAM0的底部电极连接到PMOS晶体管M0和NMOS晶体管M1，RRAM1的底部电极连接到NMOS晶体管M3和PMOS晶体管M4；根据所要实现的功能将需要计算的输入逻辑值以阻态的形式写入到所述运算电路的两个RRAM中，再通过外围电路得到输出逻辑值。利用该运算电路能够在区分RRAM阻态的情况下，正确完成各种运算功能。

公开(公告)号：CN112509622A

公开(公告)日：2021-03-16

申请号：CN202011481134.1

申请日：2020-12-15

Applicant: 安徽大学

Inventor： 蔺智挺 ,  李銮云 ,  吴秀龙 ,  赵强 ,  彭春雨 ,  卢文娟 ,  陈军宁

IPC: G11C11/412 ,  G11C11/419

Abstract: 本发明公开了一种具有低功耗和高写裕度的10T TFET SRAM单元电路，电源VDD和PTFET晶体管P1的源极电连接；PTFET晶体管P1的漏极与PTFET晶体管P3的漏极、NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N2的栅极电连接；PTFET晶体管P2的漏极与PTFET晶体管P4的漏极、NTFET晶体管N4的漏极、PTFET晶体管P1的栅极、NTFET晶体管N1的栅极电连接。上述电路基于TFET器件利用读写分离结构，不仅提高了SRAM单元的写噪声容限，而且消除了TFET作为SRAM传输管出现的正向P‑I‑N电流，降低了单元的静态功耗。