-
公开(公告)号：CN108121224A
公开(公告)日：2018-06-05
申请号：CN201711032683.9
申请日：2017-10-30
申请人： 英特尔公司
IPC分类号： G05B19/04
CPC分类号： G05F1/66 , G05B15/02 , G06F1/28 , G06F1/3243 , G06F1/3296 , G06F17/5054 , Y02D10/152 , Y02D10/172 , G05B19/04
摘要： 一个实施例涉及一种控制集成电路内的电源电压调节的方法。从外部交互处理层向集成电路中的处理器发送外部中断。管芯外指令由外部交互处理层生成并被发送到处理器。管芯外指令由处理器执行，以逐个扇区地测试和调整电路内的电源电压调节。另一个实施例涉及一种控制用于集成电路的扇区的电源电压调节器的方法。命令由处理器发送并由扇区管理器翻译成比特。该比特被加载到寄存器中，以便将调节器控制电路设置成测试模式，并向模数转换器发送电源电压。还公开了其它实施例和特征。
-
公开(公告)号：CN105223915B
公开(公告)日：2018-05-18
申请号：CN201510358162.7
申请日：2015-06-25
申请人： 爱特梅尔公司
发明人： 茵加·汉森
IPC分类号： G05B19/418
CPC分类号： G06F1/3296 , G06F1/3243 , G06F1/3287 , G06F17/505 , Y02D10/152 , Y02D10/171 , Y02D10/172 , Y02P90/02
摘要： 本申请案涉及集成电路装置及用于产生电力迹线的方法。包含于具有多个电力域的系统(例如，微控制器系统)中的电力迹线端口包含输出指示所述电力域的状态的数字信号的电力迹线端口。如果每一电力域独立于在所述系统中的其它电力域，那么每一电力域可在所述电力迹线端口中具有其自身的一组电力迹线引脚，所述电力迹线引脚至少部分在系统之外。如果电力域具有多个状态，那么可使用多个引脚来指示所述多个状态。在一些实施方案中，所述电力迹线端口可包含用于提供性能水平信号的性能水平引脚。所述电力迹线端口可耦合到在所述系统之外的电力分析器的电力迹线探针，所述电力迹线探针用于产生电力迹线。
-
公开(公告)号：CN107533354A
公开(公告)日：2018-01-02
申请号：CN201680024597.0
申请日：2016-04-29
申请人： 英特尔公司
CPC分类号： G06F1/3287 , G06F1/324 , G06F1/3243 , G06F1/3296 , G06F9/5094 , Y02D10/126 , Y02D10/152 , Y02D10/171 , Y02D10/172
摘要： 在一个实施例中，处理器包括：多个处理引擎，包括第一处理引擎和第二处理引擎，用于独立地执行指令；以及功率控制器，包括性能状态控制逻辑，用于控制处理引擎中的至少一个的性能状态，以及第一逻辑，用于确定在第一窗口上的活动处理引擎的平均数量、第一窗口的处理器的估计的活动水平，并且至少部分地基于对估计的活动水平与活动处理引擎的平均数量的比较来调节性能状态控制逻辑会对其执行性能状态确定的窗口长度以及至少一个活动水平阈值中的至少一个。描述其他实施例并要求它们的权利。
-
公开(公告)号：CN107436834A
公开(公告)日：2017-12-05
申请号：CN201710349124.4
申请日：2017-05-17
申请人： 台湾积体电路制造股份有限公司
CPC分类号： G06F1/3243 , Y02D10/152 , G06F11/3466 , G06F11/3024 , G06F11/3062
摘要： 一种估算处理器功耗的方法包含访问处理器的电子系统层级(ESL)模型，其中所述ESL模型包含多个功能块，通过追踪用于多个机器代码指令的多个功能块的活动来识别多个处理器事件，以及基于所述多个处理器事件计算第一功耗值。该方法还包含通过分析对应于多个机器代码指令的多个微码操作码来识别多个周期，基于所述多个周期计算第二功耗值，以及将第一功耗值与第二功耗值相加计算总功耗值。本发明实施例还提供估算处理器功耗的产品和系统。
-
公开(公告)号：CN107430425A
公开(公告)日：2017-12-01
申请号：CN201680016403.2
申请日：2016-03-16
申请人： 英特尔公司
IPC分类号： G06F1/32
CPC分类号： G06F1/3296 , G06F1/3209 , G06F1/3228 , G06F1/3243 , G06F9/4893 , G06F2209/548 , Y02D10/152 , Y02D50/20
摘要： 在实施例中，一种系统包括处理器，所述处理器包括多个核和多个队列。每个队列包括用于存储待被所述核中的至少一个核处理的分组的存储位置。每个队列具有为活动和不活动之一的对应状态。每个活动队列被启用以存储传入分组，并且每个不活动队列被禁用存储所述传入分组。每个队列具有包括所述队列的所占用存储位置的计数的对应队列深度。所述系统还包括分组分配逻辑，所述分组分配逻辑用于基于包括所述活动队列的所述队列深度的总和的总队列深度来判定是否将所述多个队列中的第一队列的状态从第一状态改变为第二状态。描述并要求保护了其他实施例。
-
公开(公告)号：CN104798012B
公开(公告)日：2017-11-17
申请号：CN201380059905.X
申请日：2013-03-29
CPC分类号： G06F3/0488 , G06F1/1694 , G06F1/3206 , G06F1/3215 , G06F1/3231 , G06F1/3243 , G06F1/3287 , G06F3/167 , H04M2250/12 , H04M2250/74 , H04W52/0254 , Y02D10/152 , Y02D10/171 , Y02D10/173 , Y02D70/164
摘要： 公开一种用于提供语音识别服务的便携式装置和方法。便携式装置包括机械振动传感器，该机械振动传感器被配置成感测具有等于或者大于阈值的量级的振动并且生成电信号；运动传感器，该运动传感器被配置成感测便携式装置的运动；音频传感器，该音频传感器被配置成接收语音命令；传感器集线器，该传感器集线器被配置成控制包括运动传感器和音频传感器的多个传感器；以及主处理器，该主处理器被配置成执行应用并且控制便携式装置。
-
公开(公告)号：CN103838549B
公开(公告)日：2017-11-03
申请号：CN201310596158.5
申请日：2013-11-21
申请人： 辉达公司
发明人： 戴维·孔拉尔·坦伦包姆 , 科林·斯普林克尔 , 斯图尔特·F·奥伯曼 , 萧耀明 , 斯里尼瓦桑·耶尔 , 恩池·颜·孔
IPC分类号： G06F9/302
CPC分类号： G06F1/3234 , G06F1/3237 , G06F1/3243 , G06F1/3287 , G06F7/483 , G06F7/4876 , G06F9/30014 , G06F9/30189 , Y02D10/128 , Y02D10/152 , Y02D10/171
摘要： 提供用于使能在浮点操作中功率降低的方法。在一个示例中，系统接收混合乘加指令的浮点数。系统确定混合乘加指令针对浮点数不要求遵从精度标准。系统生成选通信号用于配置为实施混合乘加指令的操作的集成电路。系统随后将选通信号发送到集成电路以关闭包括在集成电路中的多个逻辑门。
-
公开(公告)号：CN106233225B
公开(公告)日：2017-10-10
申请号：CN201580019999.7
申请日：2015-03-23
申请人： 高通股份有限公司
发明人： 苏雷什·库马尔·文库马汉蒂 , 彼得·吉恩·萨索内 , 桑贾伊·马加万·帕蒂尔
IPC分类号： G06F1/32
CPC分类号： G06F1/3203 , G06F1/3206 , G06F1/3243 , G06F1/3296 , G06F9/48 , Y02D10/152
摘要： 本发明揭示用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统。在一个方面中，所述电力模式单元经配置以在所述处理器核心的一或多个线程在搁置状态下且无线程在活动状态下时降低提供至所述处理器核心的电力。正由线程处理的指令的操作数可为位于处理器核心外部的存储器中的数据。如果在线程等待来自所述处理器核心外的请求时，所述处理器核心并不需要如此多的电力来操作，则可在这些等待周期期间降低由所述处理器核心消耗的电力。如果正处理的所有线程处于搁置状态下，则即使当正在处理所述线程时，也可在所述处理器核心中省电，且可降低所述处理器核心及其对应CPU中的总电力消耗。
-
公开(公告)号：CN107205013A
公开(公告)日：2017-09-26
申请号：CN201710158466.8
申请日：2017-03-17
申请人： 阿姆有限公司
CPC分类号： G06F1/26 , G06F1/3243 , G06F1/3287 , G06F13/1689 , Y02D10/152 , Y02D10/171 , Y02D50/20 , H04L67/32 , H04L12/46 , H04L12/462 , H04W52/38
摘要： 提供了用于多个通信域的控制接口的组合。描述了用于在两个或更多个功率域控制设备的系统中控制跨域组件的低功率接口组合器的方法和数据处理装置，所述组合器包括：用于在第一控制设备请求静止时请求跨域组件静止的第一状态；用于在接受第一控制设备静止请求之前确保跨域组件静止的第二状态；用于仅当最后一个控制设备请求静止退出并且所有其它控制设备都已退出或正在退出静止时才请求跨域组件静止退出的第三状态；以及用于在接受最后一个控制设备静止退出请求之前确保跨域分量静止退出的第四状态。
-
公开(公告)号：CN104204999B
公开(公告)日：2017-09-26
申请号：CN201280071304.6
申请日：2012-03-13
申请人： 英特尔公司
CPC分类号： G06F1/3203 , G06F1/324 , G06F1/3243 , G06F1/3287 , G06F1/329 , G06F1/3296 , G06F9/5094 , Y02D10/152 , Y02D10/22 , Y02D10/24
摘要： 公开了用于处理器中的个体核性能状态的方法和装置。个体核性能状态(PCPS)是指各个核心在不同的电压和/频率点下的并行工作。在本发明的一种实施例中，处理器具有多个处理核心和功率控制模块，该功率控制模块与所述多个处理核心中的每一个相耦合。功率控制模块促进每一处理核心在与其他处理核心不同的性能状态下工作。通过允许其核心具有个体核性能状态配置，处理器可以减少其功耗并提高其性能。
-
-
-
-
-
-
-
-
-
搜索结果
259 条记录 (耗时 0.023 秒)
