公开(公告)号：CN108242924A

公开(公告)日：2018-07-03

申请号：CN201711431161.6

申请日：2017-12-26

申请人： 大北欧听力公司

发明人： D·R·延森 ,  P·阿斯贝克 ,  F·哈斯巴尼

IPC分类号： H03K17/687

CPC分类号： H03K19/0948 ,  G06F1/06 ,  G06F1/10 ,  G06F1/3237 ,  H01L27/092 ,  H01L27/1203 ,  H03K3/2885 ,  H03K19/0016 ,  Y02D10/128 ,  H03K17/6872 ,  H03K2217/0081

摘要： 本发明涉及集成半导体电路、其控制方法及听力设备，电路包括第一逻辑电路区域，其包括用于将第一区域时钟信号供应至第一逻辑电路区域的数字逻辑电路的第一区域时钟网络。还包括时钟门控电路，配置为根据时钟信号导出第一区域时钟信号，并根据第一逻辑电路区域的状态选择信号选择性地施加和中断第一区域时钟信号。第一逻辑电路区域包括分别连接至数字逻辑电路的PMOS和NMOS晶体管的相应主体的第一和第二反向偏置电压栅格。集成半导体电路还包括可控反向偏置电压发生器，配置为根据状态选择信号在第一电平和第二电平之间调节第一反向偏置电压栅格的反向偏置电压；并且根据状态选择信号在第一电平和第二电平之间调节第二反向偏置电压栅格的反向偏置电压。

公开(公告)号：CN107924219A

公开(公告)日：2018-04-17

申请号：CN201680044544.5

申请日：2016-06-14

申请人： 英特尔公司

发明人： A·詹德勒 ,  L·诺瓦克夫斯基 ,  K·V·西斯特拉 ,  V·加格 ,  D·穆拉 ,  A·V·乔保尔 ,  E·G·哈尔诺尔 ,  K·C·威尔

IPC分类号： G06F1/32 ,  G06F13/14 ,  G06F9/38 ,  G06F15/78

CPC分类号： G06F1/3203 ,  G06F1/04 ,  G06F1/26 ,  G06F1/263 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/329 ,  G06F1/3293 ,  G06F9/38 ,  G06F15/163 ,  G06F15/17 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/152 ,  Y02D10/24 ,  Y02D50/20

摘要： 在一个实施例中，处理器包括用于执行指令的核以及耦合到该核的核周边逻辑。核周边逻辑可包括耦合到核的结构接口逻辑。进而，结构接口逻辑可包括第一存储，用于在核处于低功率状态时存储核的状态信息，并且使在核与非核之间耦合的管芯间互连在核进入低功率状态期间能被维持在活跃状态。描述了其他实施例并要求它们的权利。

公开(公告)号：CN107656708A

公开(公告)日：2018-02-02

申请号：CN201710608694.0

申请日：2017-07-25

申请人： 佳能株式会社

发明人： 松本昭浩

IPC分类号： G06F3/12

CPC分类号： G06F1/26 ,  G05B19/042 ,  G05B2219/25291 ,  G06F1/3203 ,  G06F1/3209 ,  G06F1/3215 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3284 ,  G06F1/3287 ,  G06F3/1204 ,  G06F3/1221 ,  G06F3/1254 ,  G06F3/1285

摘要： 本发明涉及电子设备及其控制方法。本公开提供一种电子设备，该电子设备包括主控制器和被配置为基于预定的通信标准通过预定的物理通信接口与主控制器和设备通信的通信控制器。当在主控制器中出现导致向省电状态的迁移的事件时，通信控制器指示预定的物理通信接口和设备的断电；以及当在主控制器中出现导致从省电状态返回的事件时，通信控制器确定预定的物理通信接口是在没有设备的通电的情况下从省电状态返回还是在伴随设备的通电的情况下从省电状态返回。

公开(公告)号：CN107436856A

公开(公告)日：2017-12-05

申请号：CN201710382296.1

申请日：2017-05-26

申请人： 硅实验室公司

发明人： K·W·弗纳尔德

IPC分类号： G06F13/42 ,  H04L29/06

CPC分类号： G06F13/364 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/3287 ,  G06F13/4282 ,  G06F2213/0016 ,  H04L69/14

摘要： 一种装置包括电路，该电路包括使用两种通信模式经由链路传送信息的通信电路。在第一通信模式中，通信电路使用通信协议来传送信息。在第二通信模式中，通信电路在不触发使用通信协议的通信的情况下传送信息。

公开(公告)号：CN103376877B

公开(公告)日：2017-12-01

申请号：CN201210127746.X

申请日：2012-04-26

申请人： 深圳市中兴微电子技术有限公司

发明人： 毕敏

IPC分类号： G06F1/32 ,  G06F1/04 ,  G06F15/163

CPC分类号： G06F1/3206 ,  G06F1/3237 ,  Y02D10/128

摘要： 本发明公开了一种多核处理器时钟控制装置及控制方法，本装置包括N个核处理器，所述装置包括时钟管理和控制模块；所述时钟管理和控制模块包括N个核时钟控制单元，第i个核时钟控制单元与第i个核处理器相连，i为大于零的整数；所述时钟管理和控制模块还包括与所述N个核时钟控制单元均相连的时钟监测单元；所述核时钟控制单元，用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元；所述时钟监测单元，用于从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于所述N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。本方案可以通过对核处理器相关时钟的控制节省终端的功耗。

公开(公告)号：CN104795098B

公开(公告)日：2017-11-24

申请号：CN201410185248.X

申请日：2014-05-05

申请人： 南亚科技股份有限公司

发明人： 郭锺太 ,  卡洛 ,  马宗达

IPC分类号： G11C11/4091

CPC分类号： G06F1/3275 ,  G06F1/3237 ,  Y02D10/128 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D50/20

摘要： 本发明公开了一种存储器装置与控制方法。存储器装置包含延迟锁定回路模块、存储器库模块与控制模块。延迟锁定回路模块用来在被控制信号启动后，产生系统时脉信号。存储器库模块用来根据系统时脉信号与读取指令或写入指令，而进行读取或写入多个资料信号。控制模块用来接收至少一条控制指令而产生控制信号，当存储器库模块进入预充电模块模式或待机模式时，控制模块关闭延迟锁定回路模块。该存储器装置可在预充电模式或待机模式中正确操作，并同时节省一定的功率消耗。

公开(公告)号：CN107272868A

公开(公告)日：2017-10-20

申请号：CN201710267982.4

申请日：2017-04-22

申请人： 广州市泰斗电子科技有限公司

发明人： 刘才

IPC分类号： G06F1/32

CPC分类号： G06F1/3206 ,  G06F1/3237

摘要： 一种低功耗RDSS基带芯片,所述系统包括处理器模块，存储模块,电源管理模块，时钟管理模块，复位管理模块,所述处理器模块通过执行存储在存储模块中的程序对整个芯片进行控制,所述电源管理模块包含电源控制逻辑和电源转换电路，所述时钟管理模块包含压控震荡电路和时钟控制逻辑，用于产生整颗芯片的时钟和对各部分时钟进行精细控制，复位模块包含复位产生逻辑，以及芯片的复位控制逻辑。采用上面的方法后，RDSS基带芯片功耗可以比现有方案降低50％以上。

公开(公告)号：CN106445774A

公开(公告)日：2017-02-22

申请号：CN201610399311.9

申请日：2016-06-07

申请人： 联发科技股份有限公司

发明人： 方柏超 ,  杨英霆

IPC分类号： G06F11/30 ,  G06F15/78

CPC分类号： H02M1/32 ,  G06F1/3206 ,  G06F1/3237 ,  G06F1/324 ,  Y02D10/126 ,  Y02D10/128 ,  G06F11/3058 ,  G06F11/3024 ,  G06F11/3027 ,  G06F15/7807

摘要： 本发明提供一种功率管理方法及其系统。该功率管理方法包含：生成相关功率值；向功率管理控制器通知相关功率值是否已超过阈值；以及功率管理控制器执行功率控制操作，其中功率控制操作用于防止过流事件。本发明实施例能够防止过流事件。

公开(公告)号：CN106371549A

公开(公告)日：2017-02-01

申请号：CN201610858267.3

申请日：2016-09-28

申请人： 深圳市博巨兴实业发展有限公司

发明人： 叶瑞乐 ,  叶媲舟 ,  涂柏生

IPC分类号： G06F1/32

CPC分类号： G06F1/3237 ,  G06F1/3287

摘要： 本发明公开了一种应用于MCU系统的超低功耗时钟控制方法，包括MCU系统，整个MCU系统里有两个时钟clkcpu和clkper，系统低功耗模式包括IDLE和STOP模式，当系统进入IDLE模式时，时钟clkcpu关闭而时钟clkper打开，CPU进入休眠状态，此时只有外部设备正在工作；当系统进入STOP模式时，时钟clkcpu和时钟clkper同时关闭，CPU进入深度睡眠，此时CPU和外部设备均停止工作。本发明通过一种门控时钟和深度睡眠的方式，降低系统功耗，提高整体稳定性，延长电池使用寿命。在微处理器设计中，大部分功耗来自于时钟，时钟会带来不断的充放电，因此通过降低时钟的活动性，将对整个系统的功耗带来极大的影响；此发明从系统时钟源进行时钟门控，关闭整个MCU的工作时钟，同时，让系统进入深度睡眠状态。

公开(公告)号：CN106020417A

公开(公告)日：2016-10-12

申请号：CN201610322497.8

申请日：2016-05-16

申请人： 威盛电子股份有限公司

发明人： 赖义麟 ,  陈振德

IPC分类号： G06F1/32

CPC分类号： G06F1/324 ,  G06F1/3237 ,  G06F1/3296 ,  G06F12/0238 ,  G06F13/14 ,  G06F2212/222 ,  G06F2212/251 ,  Y02D10/13 ,  G06F1/3275

摘要： 本发明涉及一种内存装置及其节能控制方法。于非易失性内存单元处于忙碌状态时，停止输出传送至特定电路群组的内部时钟信号，以降低控制芯片的电源消耗。