一种队列的管理方法和装置

    公开(公告)号:CN103838547A

    公开(公告)日:2014-06-04

    申请号:CN201210490825.7

    申请日:2012-11-27

    IPC分类号: G06F7/76

    摘要: 本发明公开了一种队列的管理方法和装置,监控队列的空闲率或填充率;当队列的填充率超过设定的第一阈值时,将需要加入队列中的数据存储到磁盘中的队列存储文件中;当队列的填充率低于设定的第二阈值时,将队列存储文件中的数据加载到队列中。本发明的队列的管理方法和装置,在填充率超过阈值时通过文件保存数据,通过基于队列填充率的控制,可以保证不会出现读写同时进行;由于通过批量的进行写入、读取操作,可以较好利用磁盘连续读写性能,降低系统负载。

    数据移位器及其控制方法、复用器、数据筛分器和数据分类器

    公开(公告)号:CN103038744A

    公开(公告)日:2013-04-10

    申请号:CN201080067157.6

    申请日:2010-03-31

    发明人: 浅中和典

    IPC分类号: G06F7/76

    摘要: 数据移位器(10)包括多个级,每级包括N个基本单元(20),每个基本单元最初指派有一比特值c和正整数q。第p级中的第m个基本单元输入目标数据和表示输入目标数据的逻辑“或”Data(p,m)应路由选择到的通道号的目的地数据;比较来自输入目的地数据的逻辑“或”Des(p,m)的LSB的第q比特和该c;以及基于比较结果,输出Data(p,m)或值0及Des(p,m)或值0去往下一级中的第m个基本单元,并且如果m-1+2q-1

    一种定长信元交换中的数据位宽的转换装置和方法

    公开(公告)号:CN101770356A

    公开(公告)日:2010-07-07

    申请号:CN200810236519.4

    申请日:2008-12-30

    申请人: 陈海红 杨婷 杨艳

    摘要: 本发明公开了一种定长信元交换中的数据位宽的转换装置。该装置包括:两组数据存储区域、一个Gray计数器和一个内部标志信号,其中每个存储区域用来存储一个完整的信元;Gray计数器用来指示在相应的时钟有效沿往相应Gray计数值的RAM单元写入输入数据,另外用来指示RAM两个信元存储区域的状态;内部标志信号代表即将写入的数据将要被存储到两个存储区域中的哪一个区域。本发明公开了实现一种定长信元交换中的数据位宽的转换的方法,采用这种装置和方法,可以大大减少设计面积,节约成本;耗费很少的逻辑资源,实现起来简单可靠;还可以实现定长的信元的Back-to-Back的传输,提高系统的吞吐率。

    二进制翻译中的字节序调整方法

    公开(公告)号:CN101763242A

    公开(公告)日:2010-06-30

    申请号:CN201010300018.5

    申请日:2010-01-04

    IPC分类号: G06F7/76 G06F9/30

    摘要: 本发明公开了一种计算机技术领域的二进制翻译中的字节序调整方法,包括以下步骤:动态二进制翻译系统的执行引擎加载源程序可执行映像,将各个程序段的内容进行字节序调整,同时调整加载进来的参数个数、参数内容和环境变量;修改表示内存访问的中间指令的有效地址,使修改后的有效地址的表达符合源程序内存访问指令的语义,以在内存中加载或存储正确的数据;前端解码器将源程序指令翻译为中间指令,然后将生成的中间指令加入到构建的中间指令基本块中,直到发生直接跳转或系统调用,则结束当前基本块的构造,并将该基本块发送到后端执行。本发明采用修改内存地址的方法避免了内存数据字节顺序的搬移,高效准确,在二进制翻译领域具有通用性。

    数据变换方法及装置
    118.
    发明公开

    公开(公告)号:CN101697116A

    公开(公告)日:2010-04-21

    申请号:CN200910236912.8

    申请日:2009-10-27

    发明人: 陆舟 于华章

    IPC分类号: G06F7/76

    CPC分类号: H04L9/3236

    摘要: 本发明公开了一种数据变换方法及装置,涉及数据的处理算法领域,解决了目前变换方法比较复杂的问题。本发明从待变换数据串的预定位置获取偏移量;根据所述偏移量从待变换数据串中获取预定位数的数据;将所获取的数据变换为十进制数据;判断所述十进制数据的长度是否小于第一预定长度;如果所述十进制数据的长度不小于第一预定长度,则从所述十进制数据的低位开始连续取第一预定长度的数据作为变换后的数据;如果所述十进制数据的长度小于第一预定长度,则将所述十进制数据的高位补零至第一预定长度,并将高位补零后的数据作为变换后的数据。本发明主要用在各种需要进行数据变换的设备和方法中,如:动态口令的生成过程和设备。

    实现并行数据排序的硬件电路及方法

    公开(公告)号:CN100578441C

    公开(公告)日:2010-01-06

    申请号:CN200810035663.1

    申请日:2008-04-03

    IPC分类号: G06F7/76

    摘要: 本发明公开了一种实现并行数据排序的硬件电路及方法。将n个寄存器中每相邻两个单元编为一组,从编号为0的单元开始;对同一组内的两个单元中的数据进行比较,并将数值比较小的数据存储于编号较小的单元内,而值比较大的数据存储于编号较大的单元内;将编号为0的单元单独编为一组,从编号为1的单元开始将寄存器A中每相邻两个单元编为一组;对同一组内的两个单元中的数据进行比较,并将数值比较小的数据存储于编号较小的单元内,数值比较大的数据存储于编号较大的单元内;重复以上操作n次。采用本发明的上述电路及方法,极大的缩短了硬件排序所需周期数,可以实现在n个时钟周期内完成对n个数据的排序。

    实现并行数据排序的硬件电路及方法

    公开(公告)号:CN101261576A

    公开(公告)日:2008-09-10

    申请号:CN200810035663.1

    申请日:2008-04-03

    IPC分类号: G06F7/76

    摘要: 本发明公开了一种实现并行数据排序的硬件电路及方法。将n个寄存器中每相邻两个单元编为一组,从编号为0的单元开始;对同一组内的两个单元中的数据进行比较,并将数值比较小的数据存储于编号较小的单元内,而值比较大的数据存储于编号较大的单元内;将编号为0的单元单独编为一组,从编号为1的单元开始将寄存器A中每相邻两个单元编为一组;对同一组内的两个单元中的数据进行比较,并将数值比较小的数据存储于编号较小的单元内,数值比较大的数据存储于编号较大的单元内;重复以上操作n次。采用本发明的上述电路及方法,极大的缩短了硬件排序所需周期数,可以实现在n个时钟周期内完成对n个数据的排序。