一种在低增益时线性度优化的可变增益放大器

    公开(公告)号:CN101826843A

    公开(公告)日:2010-09-08

    申请号:CN201010167544.9

    申请日:2010-05-06

    Applicant: 复旦大学

    Abstract: 本发明属于模拟集成电路技术领域,具体公开了一种在低增益时线性度优化可变增益放大器。该可变增益放大器采用伪指数近似实现按分贝线性变化。它由可变跨导阵列,偏置电流阵列,数字控制电路,二极管连接的晶体管可变负载以及共模反馈电路构成。该VGA通过改变可变跨导与可变负载的偏置电流实现VGA的增益可变,并实现在VGA低增益时线性度的优化。由于在低增益情况下,可变跨导阵列的偏置电流很小,其宽长比有效值的变化对VGA整体功耗影响不大。该电路结构可用CMOS工艺实现。

    基于相位旋转的训练序列的I/Q失配估计和补偿方法

    公开(公告)号:CN101562591A

    公开(公告)日:2009-10-21

    申请号:CN200910051012.6

    申请日:2009-05-12

    Applicant: 复旦大学

    Abstract: 本发明属于超宽带无线通信技术领域,具体为一种基于相位旋转的训练序列的I/Q失配估计和补偿方法。本发明针对原有ECMA-368训练序列附加一定的相位旋转,生成四个彼此关联的新训练序列,通过四个训练序列中能量较大部分作为估计信息,使得原有ECMA-368训练序列可以用于频域的I/Q失配估计,而且提高了用于估计I/Q失配参数信息的信噪比,使得I/Q失配补偿算法获得完整的分集增益,从而显著提高多带正交频分复用超宽带系统的误码率性能。

    一种覆盖超宽带4~5GHz和6~9GHz频点的频率综合器

    公开(公告)号:CN101547008A

    公开(公告)日:2009-09-30

    申请号:CN200910050286.3

    申请日:2009-04-30

    Applicant: 复旦大学

    Abstract: 本发明涉及一种应用于超宽带4~5GHz和6~9GHz的频点间距为264MHz的频率综合器,它以锁相环和单边带混频器为基本构件,将8448MHz分别与辅助频率0、±264MHz、-528MHz、-792MHz、-1056MHz、-1320MHz、-1584MHz、-1848MHz混频得到所有高频段的频点,将8448MHz与+264MHz、+792MHz混频所得到的频率进行二分频得到所有低频段的频点。锁相环工作在8448MHz,除法链路上一系列除2除法器能产生正交的4224MHz、2112MHz、1056MHz、528MHz、264MHz。所有辅助频率可以通过锁相环的除法链路直接产生或者通过锁相环的除法链路上所得到的频率间的一次混频及一个除2除法器产生。

    采用改进型折叠电路的模数转换器

    公开(公告)号:CN1271788C

    公开(公告)日:2006-08-23

    申请号:CN03116146.4

    申请日:2003-04-03

    Applicant: 复旦大学

    Abstract: 本发明是一种采用改进型折叠电路的模数转换器。它由参考电阻串、预放大和采样保持电路、粗模数转换器、折叠电路、内插电路、解码译码电路等构成,其中折叠电路由放大电路和输出电路组成,并用晶体管代替原来的电阻。本发明中,电路模块面积大大降低,输出共模电压抗干扰能力增强,功耗减少。

    采用改进型折叠电路的模数转换器

    公开(公告)号:CN1447526A

    公开(公告)日:2003-10-08

    申请号:CN03116146.4

    申请日:2003-04-03

    Applicant: 复旦大学

    Abstract: 本发明是一种采用改进型折叠电路的模数转换器。它由参考电阻串、预放大和采样保持电路、粗模数转换器、折叠电路、内插电路、解码译码电路等构成,其中折叠电路由放大电路和输出电路组成,并用晶体管代替原来的电阻。本发明中,电路模块面积大大降低,输出共模电压抗干扰能力增强,功耗减少。

    一种5G相控阵的移相器
    176.
    发明授权

    公开(公告)号:CN109802652B

    公开(公告)日:2023-01-06

    申请号:CN201910022443.3

    申请日:2019-01-10

    Applicant: 复旦大学

    Abstract: 本发明属于集成电路技术领域,具体为一种5G相控阵的有源移相器。包括:π型网络结构,由可变电容和变压器的主级线圈组成;第一晶体管,栅极接输入信号,漏级连接所述π型网络结构,实现对输入信号的放大;第二晶体管,栅极、源级分别与第一晶体管的栅极、源级相接,用于镜像第一晶体管的交流信号电流;开关阵列,连接于所述第二晶体管和变压器的次级线圈,通过开关阵列切换次级线圈的交流电流方向从而改变主级线圈的电感大小;第三晶体管,栅极接偏置,源级接所述π型网络结构,漏级接输出,实现对所述π型网络结构插入损耗的补偿。本发明解决传统π型网络结构移相器,具有电路体积小、相位调节范围大、插入损耗小的特点。

    一种5G相控阵的移相器
    177.
    发明公开

    公开(公告)号:CN109802652A

    公开(公告)日:2019-05-24

    申请号:CN201910022443.3

    申请日:2019-01-10

    Applicant: 复旦大学

    Abstract: 本发明属于集成电路技术领域,具体为一种5G相控阵的有源移相器。包括:π型网络结构,由可变电容和变压器的主级线圈组成;第一晶体管,栅极接输入信号,漏级连接所述π型网络结构,实现对输入信号的放大;第二晶体管,栅极、源级分别与第一晶体管的栅极、源级相接,用于镜像第一晶体管的交流信号电流;开关阵列,连接于所述第二晶体管和变压器的次级线圈,通过开关阵列切换次级线圈的交流电流方向从而改变主级线圈的电感大小;第三晶体管,栅极接偏置,源级接所述π型网络结构,漏级接输出,实现对所述π型网络结构插入损耗的补偿。本发明解决传统π型网络结构移相器,具有电路体积小、相位调节范围大、插入损耗小的特点。

    5G毫米波的唤醒接收机的动态调节超可再生接收机

    公开(公告)号:CN109743068A

    公开(公告)日:2019-05-10

    申请号:CN201811614658.6

    申请日:2018-12-27

    Applicant: 复旦大学

    Abstract: 本发明属于集成电路技术领域,具体为一种5G毫米波的唤醒接收机的动态调节超可再生接收机。本发明动态调节超可再生接收机的电路结构包括:超可再生接收机、鉴频鉴相器、电荷泵、环路滤波器以及多模分频器;其中,超可再生的接收机包括一个低噪声放大器,一组振荡器和一组包络检波电路;毫米波注入低噪声放大器采用电容交流方式耦合,栅极偏置电压设置可调,通过调节注入对管的偏置可以获得最大的转换增益;本发明采用矫正环路,通过环路的矫正彻底克服工艺误差、温度漂移带来的锁定范围变化以及中心频率浮动和输出摆幅偏低等影响,使得超可再生接收机能够应用于5G毫米波IOT的唤醒接收机。

    一种应用于5G毫米波通讯的高灵敏度唤醒接收机

    公开(公告)号:CN109510638A

    公开(公告)日:2019-03-22

    申请号:CN201811614595.4

    申请日:2018-12-27

    Applicant: 复旦大学

    CPC classification number: H04B1/16 H04B1/18

    Abstract: 本发明属于集成电路技术领域,具体为一种应用于5G毫米波通讯的高灵敏度唤醒接收机。本包括四个低噪声放大器、四组受控振荡器和四组包络检波电路。低噪声放大器的输入耦合在天线上,放大器的输出耦合在受控振荡器;受控振荡器的输出耦合在包络检波的输入,包络检波的输出正比于输入的信号。20GHz到40GHz的毫米波注入低噪声放大器采用电容交流方式耦合,栅极偏置电压设置可调,通过调节注入对管的偏置可以获得最大的转换增益。该接收机实现了注入信号的频率从20GHz到40GHz的-90dBm的灵敏度,其转换增益最高可达80dB,整体功耗不超过0.1mW。本发明克服了传统毫米波唤醒接收机的低增益缺点,实现了高增益和高灵敏度。

    一种采用失调平均和内插共享电阻网络的折叠内插模数转换器

    公开(公告)号:CN104333384B

    公开(公告)日:2017-04-12

    申请号:CN201410638509.9

    申请日:2014-11-13

    Applicant: 复旦大学

    Abstract: 本发明属集成电路技术领域,具体为一种采用失调平均和内插共享电阻网络的折叠内插模数转换器。本发明的折叠内插模数转换器由单一T/H电路、参考电阻串、预放大电路阵列、失调平均与内插共享电阻网络(内插系数为I)、折叠系数为F的折叠电路(1‑N级)、比较器阵列、数字编码电路和二进制数字码输出驱动模块构成。其中,内插采用无源电阻方式,将无源内插电阻和失调平均电阻共享融合。本发明消除了失调平均电阻和无源内插电阻级联时,无源内插电阻对失调平均电阻的影响;省略传统结构中的其它独立内插电路模块,降低功耗;有利于折叠内插信号路径中级联带宽的设计,使得系统更易于实现高带宽设计。

Patent Agency Ranking