-
公开(公告)号：CN115113513B
公开(公告)日：2023-09-08
申请号：CN202210731688.5
申请日：2022-06-25
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为一种高容错逐次逼近型时间数字转换器。本发明时间数字转换电路结构包括：n级决策选择延时模块，时间域比较器，编码器；其中，n级决策选择延时模块中各级决策选择延时模块依次级联，最后与时间域比较器连接；n级决策选择延时模块中各级以及时间域比较器分别与编码器连接；每级决策选择延时模块包括上、下两个延时支路，以及连接在上、下两个延时支路间的时间域比较器；每个延时支路包括补偿延时电路、参考延时单元、本征延时电路和二选一数据选择器；本发明功耗低、效率高，可有效的减小高权重位延时电路的匹配误差，确保精度，并大大提高时间数字转换器的转换容错率和转换效率。
-
公开(公告)号：CN109802652B
公开(公告)日：2023-01-06
申请号：CN201910022443.3
申请日：2019-01-10
Applicant: 复旦大学
IPC: H03H11/20
Abstract: 本发明属于集成电路技术领域，具体为一种5G相控阵的有源移相器。包括：π型网络结构，由可变电容和变压器的主级线圈组成；第一晶体管，栅极接输入信号，漏级连接所述π型网络结构，实现对输入信号的放大；第二晶体管，栅极、源级分别与第一晶体管的栅极、源级相接，用于镜像第一晶体管的交流信号电流；开关阵列，连接于所述第二晶体管和变压器的次级线圈，通过开关阵列切换次级线圈的交流电流方向从而改变主级线圈的电感大小；第三晶体管，栅极接偏置，源级接所述π型网络结构，漏级接输出，实现对所述π型网络结构插入损耗的补偿。本发明解决传统π型网络结构移相器，具有电路体积小、相位调节范围大、插入损耗小的特点。
-
公开(公告)号：CN114172516A
公开(公告)日：2022-03-11
申请号：CN202111329120.2
申请日：2021-11-10
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明公开了一种分裂式流水线‑逐次逼近型模数转换器。本发明模数转换器电路由粗糙型逐次逼近模数转换器、编码器、数字校准模块和两个对称的半通道组成；每个半通道电路包括第一级精细型逐次逼近型模数转换器、动态放大器、第二级逐次逼近型模数转换器；粗糙型模数转换器采样输入信号，经过第一级转换器量化产生输出码值；编码器对输出进行编码，并控制两个半通道的第一级转换器的电容阵列翻转；产生第一级余量经动态放大器放大，并被第二级转换器采样，产生各自的第二级输出数字码值；前后两级以流水线方式工作；两个半通道第一、第二级的输出经过数字校准模块，得到整个ADC的输出。本发明功耗低、效率高，硬件开销小。
-
公开(公告)号：CN109802652A
公开(公告)日：2019-05-24
申请号：CN201910022443.3
申请日：2019-01-10
Applicant: 复旦大学
IPC: H03H11/20
Abstract: 本发明属于集成电路技术领域，具体为一种5G相控阵的有源移相器。包括：π型网络结构，由可变电容和变压器的主级线圈组成；第一晶体管，栅极接输入信号，漏级连接所述π型网络结构，实现对输入信号的放大；第二晶体管，栅极、源级分别与第一晶体管的栅极、源级相接，用于镜像第一晶体管的交流信号电流；开关阵列，连接于所述第二晶体管和变压器的次级线圈，通过开关阵列切换次级线圈的交流电流方向从而改变主级线圈的电感大小；第三晶体管，栅极接偏置，源级接所述π型网络结构，漏级接输出，实现对所述π型网络结构插入损耗的补偿。本发明解决传统π型网络结构移相器，具有电路体积小、相位调节范围大、插入损耗小的特点。
-
公开(公告)号：CN109743068A
公开(公告)日：2019-05-10
申请号：CN201811614658.6
申请日：2018-12-27
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种5G毫米波的唤醒接收机的动态调节超可再生接收机。本发明动态调节超可再生接收机的电路结构包括：超可再生接收机、鉴频鉴相器、电荷泵、环路滤波器以及多模分频器；其中，超可再生的接收机包括一个低噪声放大器，一组振荡器和一组包络检波电路；毫米波注入低噪声放大器采用电容交流方式耦合，栅极偏置电压设置可调，通过调节注入对管的偏置可以获得最大的转换增益；本发明采用矫正环路，通过环路的矫正彻底克服工艺误差、温度漂移带来的锁定范围变化以及中心频率浮动和输出摆幅偏低等影响，使得超可再生接收机能够应用于5G毫米波IOT的唤醒接收机。
-
Patent Agency Ranking
公开(公告)号：CN109510638A
公开(公告)日：2019-03-22
申请号：CN201811614595.4
申请日：2018-12-27
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种应用于5G毫米波通讯的高灵敏度唤醒接收机。本包括四个低噪声放大器、四组受控振荡器和四组包络检波电路。低噪声放大器的输入耦合在天线上，放大器的输出耦合在受控振荡器；受控振荡器的输出耦合在包络检波的输入，包络检波的输出正比于输入的信号。20GHz到40GHz的毫米波注入低噪声放大器采用电容交流方式耦合，栅极偏置电压设置可调，通过调节注入对管的偏置可以获得最大的转换增益。该接收机实现了注入信号的频率从20GHz到40GHz的-90dBm的灵敏度，其转换增益最高可达80dB，整体功耗不超过0.1mW。本发明克服了传统毫米波唤醒接收机的低增益缺点，实现了高增益和高灵敏度。
-
公开(公告)号：CN104333384B
公开(公告)日：2017-04-12
申请号：CN201410638509.9
申请日：2014-11-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属集成电路技术领域，具体为一种采用失调平均和内插共享电阻网络的折叠内插模数转换器。本发明的折叠内插模数转换器由单一T/H电路、参考电阻串、预放大电路阵列、失调平均与内插共享电阻网络（内插系数为I）、折叠系数为F的折叠电路（1‑N级）、比较器阵列、数字编码电路和二进制数字码输出驱动模块构成。其中，内插采用无源电阻方式，将无源内插电阻和失调平均电阻共享融合。本发明消除了失调平均电阻和无源内插电阻级联时，无源内插电阻对失调平均电阻的影响；省略传统结构中的其它独立内插电路模块，降低功耗；有利于折叠内插信号路径中级联带宽的设计，使得系统更易于实现高带宽设计。
-
公开(公告)号：CN106357269A
公开(公告)日：2017-01-25
申请号：CN201610807327.9
申请日：2016-09-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种用于高速时间交织模数转换器中的输入缓冲器。本发明的输入缓冲器包括时间交织模数转换器模型、一级低电平转高电平的缓冲器、一级高电平转低电平的缓冲器；两级缓冲器采用源跟随器的结构，通过第一级缓冲器隔离输入信号和各个通道，通过各个通道内的第二级缓冲器减少通道间的信号干扰以及电荷注入对于前一级信号的影响。本发明用于时间交织的高速高精度奈奎斯特ADC中，在第一级缓冲器中引入前馈电容来提高精度，在第二级缓冲器中引入N、P两路输入来提高速度、减少功耗。相对于已有的缓冲器，本发明提出了适用于时间交织ADC的两级缓冲器结构，并针对逐级设计给出了优化设计方案。
-
公开(公告)号：CN102843136B
公开(公告)日：2015-10-28
申请号：CN201210340905.4
申请日：2012-09-15
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属集成电路技术领域，具体为一种高速高精度的动态比较器失调电压校正方法。比较器是模数转换器的核心部件，本发明提出一种全新的实时校正方法，利用MOS管工作在反型层时的可变电容的电容值随调节电压线性连续可变的特点，对比较器输出端的负载电容进行精确的微调，最终达到当比较器的差分输入为零时，因为比较器的器件失配产生的失调电压和比较器输出负载电容微调产生的影响相互抵消，从而达到校正比较器失调电压的目的。本发明能够有效的将比较器的1sigma失调电压缩小三百倍，从典型值29.4mV缩小到66μＶ。
-
公开(公告)号：CN104868902A
公开(公告)日：2015-08-26
申请号：CN201510121946.8
申请日：2015-03-19
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体为一种用于IO接口的高速低功耗自调节前馈电容补偿LVDS驱动电路。该驱动电路由移位寄存器、时钟控制电路、前馈电容网络、共模反馈和LVDS驱动电路构成；移位寄存器采用D型上升沿触发器和2:1选择器实现；时钟控制电路采用比较器、与门、或门、或非门和异或门实现；前馈电容网络采用电容和开关实现；共模反馈采用晶体管M1-M8、电阻RF和密勒补偿电容CC实现；LVDS驱动电路采用晶体管M9-M14实现。本发明的LVDS驱动电路采用了自调节前馈电容补偿结构，降低了预驱动电路的驱动能力要求，从而有效降低功耗；可以驱动不同负载并实现输出信号摆幅的自调节。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.036 seconds)
