-
公开(公告)号：CN108269849A
公开(公告)日：2018-07-10
申请号：CN201710780704.9
申请日：2017-09-01
申请人： 三星电子株式会社
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336
CPC分类号： H01L29/78618 , H01L21/02532 , H01L21/02603 , H01L29/0673 , H01L29/42392 , H01L29/66545 , H01L29/66742 , H01L29/78696 , H01L29/7855 , H01L29/1033 , H01L29/66795
摘要： 本发明提供了具有沟道区的半导体器件。一种半导体器件包括：衬底；多个凸出部，所述多个凸出部在所述衬底上彼此平行地延伸；多条纳米线，所述多条纳米线设于所述多个凸出部上并且彼此分开；多个栅电极，所述多个栅电极设于所述衬底上并且围绕所述多条纳米线；多个源/漏区，所述多个源/漏区设于所述多个凸出部上并且位于所述多个栅电极中的每一个栅电极的侧部，所述多个源/漏区与所述多条纳米线接触；以及多个第一空隙，所述多个第一空隙设于所述多个源/漏区与所述多个凸出部之间。
-
公开(公告)号：CN118693090A
公开(公告)日：2024-09-24
申请号：CN202410311132.X
申请日：2024-03-19
申请人： 三星电子株式会社
IPC分类号： H01L27/092
摘要： 提供了半导体装置。所述半导体装置包括：基底；有源区域，从基底的上表面突出并且沿第一水平方向延伸；多个纳米片堆叠件，在有源区域上；多条栅极线，在有源区域上沿与第一水平方向相交的第二水平方向延伸，并且围绕所述多个纳米片堆叠件；以及第一绝缘图案，在有源区域上在所述多个纳米片堆叠件之中的在第一水平方向上邻近的两个纳米片堆叠件之间，并且沿与第一水平方向和第二水平方向垂直的垂直方向延伸，其中，第一绝缘图案与所述多个纳米片堆叠件接触。
-
-
公开(公告)号：CN108206180B
公开(公告)日：2023-11-14
申请号：CN201711337430.2
申请日：2017-12-14
申请人： 三星电子株式会社
摘要： 本公开涉及半导体器件。一种半导体器件包括第一区中的第一晶体管和第二区中的第二晶体管。第一晶体管包括：第一纳米线、第一栅电极、第一栅极电介质层、第一源极/漏极区和内绝缘间隔物。第一纳米线具有第一沟道区。第一栅电极围绕第一纳米线。第一栅极电介质层在第一纳米线与第一栅电极之间。第一源极/漏极区连接到第一纳米线的边缘。内绝缘间隔物在第一栅极电介质层与第一源极/漏极区之间。第二晶体管包括第二纳米线、第二栅电极、第二栅极电介质层和第二源极/漏极区。第二纳米线具有第二沟道区。第二栅电极围绕第二纳米线。第二栅极电介质层在第二纳米线与第二栅电极之间。第二源极/漏极区连接到第二纳米线的边缘。
-
公开(公告)号：CN108573925B
公开(公告)日：2023-08-15
申请号：CN201810192341.1
申请日：2018-03-08
申请人： 三星电子株式会社
IPC分类号： H01L21/8238 , H01L27/092 , H01L21/336 , H01L29/78
摘要： 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。
-
公开(公告)号：CN109585559A
公开(公告)日：2019-04-05
申请号：CN201811138537.9
申请日：2018-09-28
申请人： 三星电子株式会社
IPC分类号： H01L29/78 , H01L21/336
摘要： 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.026 秒)
