-
公开(公告)号：CN105206689B
公开(公告)日：2017-06-27
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体‑石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
公开(公告)号：CN106158933A
公开(公告)日：2016-11-23
申请号：CN201510167697.6
申请日：2015-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/49 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/4958 , H01L29/66704 , H01L29/7825
Abstract: 本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
-
公开(公告)号：CN105206689A
公开(公告)日：2015-12-30
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
CPC classification number: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体-石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
公开(公告)号：CN105129788A
公开(公告)日：2015-12-09
申请号：CN201510599025.2
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种水基ALD诱使的可逆N型石墨烯制备方法，包括步骤：首先，提供一衬底，在所述衬底表面形成石墨烯层；然后将生长有所述石墨烯层的衬底置于ALD腔体中，并将所述ALD腔体温度升至设定值，并通入至少一个循环的去离子水，提高吸附在所述石墨烯层表面的H2O/O2分子对中H2O的浓度，从而使H2O/O2分子对中O2的浓度相对降低，形成N型石墨烯层。本发明的水基ALD诱使的可逆N型石墨烯制备方法，不会破坏石墨烯晶体结构，易于硅基集成，简单高效，且该法制备的N型石墨烯层具有可逆性，在高温退火下可被修复形成P型石墨烯层或本征石墨烯层。
-
公开(公告)号：CN107527803B
公开(公告)日：2019-11-19
申请号：CN201710737098.2
申请日：2017-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/28 , H01L21/285
Abstract: 本发明提供一种SiC器件栅介质层及SiC器件结构的制备方法，栅介质层的制备方法包括：提供一SiC基材，并将SiC基材置于ALD反应腔室中；将ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度；采用ALD工艺于SiC基材表面形成栅介质层。通过上述技术方案，本发明的栅介质层在生长过程中，未消耗SiC外延片中的Si原子从而避免了栅介质薄膜与SiC界面处C族聚集的现象，提高了界面特性；本发明利用ALD技术形成栅介质层，热预算低，简化器件制备工艺过程；本发明的利用ALD技术形成的栅介质层临界击穿强度高，漏电小，具有较高的介电常数，可大幅降低引入栅介质薄膜中的电场强度，避免栅介质击穿。
-
Patent Agency Ranking
公开(公告)号：CN105129788B
公开(公告)日：2017-06-27
申请号：CN201510599025.2
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/184
Abstract: 本发明提供一种水基ALD诱使的可逆N型石墨烯制备方法，包括步骤：首先，提供一衬底，在所述衬底表面形成石墨烯层；然后将生长有所述石墨烯层的衬底置于ALD腔体中，并将所述ALD腔体温度升至设定值，并通入至少一个循环的去离子水，提高吸附在所述石墨烯层表面的H2O/O2分子对中H2O的浓度，从而使H2O/O2分子对中O2的浓度相对降低，形成N型石墨烯层。本发明的水基ALD诱使的可逆N型石墨烯制备方法，不会破坏石墨烯晶体结构，易于硅基集成，简单高效，且该法制备的N型石墨烯层具有可逆性，在高温退火下可被修复形成P型石墨烯层或本征石墨烯层。
-
公开(公告)号：CN110277445B
公开(公告)日：2024-08-20
申请号：CN201810217899.0
申请日：2018-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明提供一种基于AlGaN/p‑GaN沟道的增强型纵向功率器件及制作方法，该器件包括层叠的GaN衬底、GaN漂移区、GaN阱区以及GaN外延层，所述GaN衬底、GaN漂移区、GaN阱区及GaN外延层的晶向为a轴竖直向上；栅沟槽，穿过n型导电的GaN外延层及p型导电的GaN阱区，并延伸至n型导电的GaN漂移区内；AlGaN层，形成于栅沟槽的底部及侧壁，AlGaN层与p型导电的GaN阱区形成AlGaN/p‑GaN异质结沟道；栅介质层；栅极金属层；接触槽，接触槽中填充有金属接触层，金属接触层与GaN阱区形成欧姆接触；上电极以及下电极。本发明可有效提高沟道电子迁移率，减小器件导通电阻，同时提高阈值电压实现增强型的器件结构。
-
公开(公告)号：CN107564964A
公开(公告)日：2018-01-09
申请号：CN201710711410.0
申请日：2017-08-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种沟槽型MOSFET功率器件及其制作方法，所述制作方法包括：1）提供一衬底，于所述衬底的表面形成外延层；2）于所述外延层中刻蚀出环形沟槽；3）于所述环形沟槽内侧形成环形阱区，于所述环形阱区中形成源区和重掺杂区；4）依次形成栅介质层和栅极；5）形成钝化层；6）形成环形窗口，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；7）刻蚀出栅极窗口；8）分别制作栅极电极、源极电极和漏极电极。本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。
-
公开(公告)号：CN107393814B
公开(公告)日：2020-03-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
公开(公告)号：CN107393814A
公开(公告)日：2017-11-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.047 seconds)
