-
公开(公告)号:CN111147045A
公开(公告)日:2020-05-12
申请号:CN201911340498.5
申请日:2019-12-23
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种超导电路的清零方法及系统,包括:发送清零指令信号至非破坏读出寄存器的指令输入接口,非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件,第一磁通量子分离器件将输出数据分离为清零信号和触发信号,并将清零信号输入至超导处理器各流水级之间的超导寄存器;输入低频系统时钟信号至第二磁通量子分离器件,第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲;第一D触发器根据触发信号和第一低频系统时钟脉冲,输出信号脉冲,第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲,输出延时脉冲,非破坏读出寄存器根据延时脉冲进行复位,以停止输出清零信号。
-
公开(公告)号:CN106355199A
公开(公告)日:2017-01-25
申请号:CN201610716367.2
申请日:2016-08-24
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: G06K9/62
CPC classification number: G06K9/6268
Abstract: 本发明提出一种K近邻算法的加速装置及方法,涉及信息检索、数据挖掘和计算机体系结构领域,该装置包括控制模块,用于控制所述加速装置中各模块;地址计算模块,用于获取训练样本的地址;欧氏距离计算模块,用于进行K近邻搜索时,计算距离;结果模块,用于储存所述距离,并将所述距离进行传送;排序模块,用于将所述距离进行K近邻排序。其中,所述结果模块将所述距离传送给所述排序模块,并向所述地址计算模块发送计算下一个地址的信号,所述地址计算模块接收所述信号并计算下一个训练样本的地址,所述控制模块将所述结果模块中的内容清空。本发明通过增减组件适应不同维度样本的KNN算法,对同样维度样本的计算通过调整并行度满足不同需求。
-
公开(公告)号:CN104102549A
公开(公告)日:2014-10-15
申请号:CN201310112333.9
申请日:2013-04-01
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/52
CPC classification number: G06F9/526 , G06F9/52 , G06F12/1466
Abstract: 本发明实施例提供了一种实现多线程互斥操作的方法、装置和芯片,通过在芯片上分布多个锁部件,分别管理不同小核申请锁的申请锁消息和释放锁的释放锁消息,进而能够解决线程数目增多时产生的拥塞问题,提高线程协同执行的速度。该方法包括:接收小核发送的锁消息,所述锁消息携带所述小核中第一线程请求的锁对应的内存地址,其中,所述锁消息为申请锁消息或释放锁消息;利用所述请求的锁的内存地址计算所述请求的锁所属的锁部件的编号;向所述编号对应的锁部件发送所述锁消息,请求所述锁部件对所述锁消息进行处理。本发明适用于计算机领域。
-
公开(公告)号:CN101078950A
公开(公告)日:2007-11-28
申请号:CN200610080968.5
申请日:2006-05-26
Applicant: 中国科学院计算技术研究所
IPC: G06F1/32
Abstract: 本发明公开了一种SoC中各种知识产权核和功能模块的功耗降低方法。包括:a)将原始功能模块的所有状态分为两类——“空闲”态和“工作”态;b)提供一个逻辑电路与所述原始功能模块连接构成新的低功耗功能模块,该逻辑电路完成如下逻辑功能:如果总线没有对原始功能模块的请求,就保持时钟关闭;如果总线有对该原始功能模块的请求,则打开原始功能模块的时钟,原始功能模块进入“工作”态;保持时钟打开,直到原始功能模块处于“空闲”态并且没有总线请求,就关闭原始功能模块时钟并保持关闭,直到总线再次对该功能模块提出请求。本发明降低IP核的动态功耗,同时自动开关该IP核的电源,降低该IP核的漏电功耗。
-
公开(公告)号:CN1661576A
公开(公告)日:2005-08-31
申请号:CN200410003417.X
申请日:2004-02-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种SOC架构下的高速总线动态变频装置和处理器核接口。该变频装置包括提供时钟电路、总线频率发生器、选频寄存器和同步时钟。选频寄存器内存储有分频关系值,同步时钟将分频关系值同步后发送给总线频率发生器分频信号,时钟电路向总线频率发生器提供总线基准频率,总线频率发生器接收分频信号将总线基准频率分频后提供总线频率。本发明的处理器核接口包括一个状态处理机,状态处理机接收总线和处理器核的工作状态信号以控制处理器核进行总线操作。本发明的总线动态变频装置可以实现总线频率的动态变频,供总线在不同的负载下使用,合理利用功耗并节省电能,包含状态处理机的处理器核接口可以让处理器核适应总线变快或变慢的节奏。
-
公开(公告)号:CN112114875B
公开(公告)日:2023-06-02
申请号:CN202010876462.5
申请日:2020-08-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/30
Abstract: 提供一种超导并行寄存器堆装置,该装置包括N个寄存器组,其中N为大于等于2的整数,该N个寄存器组分别包括用于接收数据输入的数据输入端,用于接收写数据地址的写地址输入端,用于接收写使能信号的写使能端,用于接收时钟信号的时钟输入端,用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端;其中,该N个寄存器组的数据输入端连接在一起,该N个寄存器组的写地址输入端连接在一起,以及该N个寄存器组的写使能端连接在一起。
-
公开(公告)号:CN113361718B
公开(公告)日:2023-04-28
申请号:CN202110689803.2
申请日:2021-06-22
Applicant: 中国科学院计算技术研究所
IPC: G06N10/20
Abstract: 提供一种超导2/4译码器,其包括:第一与门,包括用于接收第二地址位的第一输入端,用于接收取反后的第一地址位的第二输入端,以及用于将数据输出的输出端;第二与门;其包括用于接收取反后的第一地址位的第一输入端,用于接收取反后的第二地址位的第二输入端,以及用于将数据输出的输出端;第三与门,其包括用于接收第二地址位的第一输入端,用于接收第一地址位的第二输入端,以及用于将数据输出的输出端;第四与门,其包括用于接收取反后的第二地址位的第一输入端,用于接收第一地址位的第二输入端,以及用于将数据输出的输出端;其中,第一与门、第二与门、第三与门以及第四与门还包括用于接收时钟信号的时钟端。
-
公开(公告)号:CN115001482A
公开(公告)日:2022-09-02
申请号:CN202210598684.4
申请日:2022-05-30
Applicant: 中国科学院计算技术研究所
Abstract: 提供一种1位超导脉冲计数器,包括:超导异或门,包括用于接收超导脉冲信号的第一输入端和时钟端,用于输出数据的输出端,以及用于接收超导异或门的输出端的数据的第二输入端;DFFC触发器,包括用于接收超导异或门的输出端的数据的输入端,用于接收超导脉冲信号的时钟端,以及用于输出数据的第一输出端和第二输出端;以及Q_D转换器,包括用于接收DFFC触发器的第一输出端的数据的第一输入端,用于接收DFFC触发器的第二输出端的数据的第二输入端,以及用于输出电平信号的输出端。还提供一种N位超导脉冲计数器,包括N个1位超导脉冲计数器,第N个1位超导脉冲计数器用于接收第N‑1个超导脉冲计数器的进位信号,输出第N位电平信号,以及输出进位信号。
-
公开(公告)号:CN111427810B
公开(公告)日:2021-10-15
申请号:CN202010186250.4
申请日:2020-03-17
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种超导接口异步采集装置,该装置包括:RDFF、第一NDRO以及控制模块,其中RDFF包括:数据输入端,用于接收外部输入数据;时钟输入端,用于接收使能信号,RDFF根据使能信号控制RDFF的数据输出;以及数据输出端,用于将其输出信号输出至第一NDRO的数据输入端;第一NDRO包括:数据输入端,用于接收RDFF输出的数据;以及时钟输入端,用于接收第一时钟信号;其中第一NDRO基于使能信号和第一时钟信号将从RDFF所接收的数据进行输出;控制模块用于接收外部清零信号,并且根据外部清零信号和第一时钟信号生成控制信号,传输到RDFF的重置端。
-
公开(公告)号:CN113128172A
公开(公告)日:2021-07-16
申请号:CN202110439614.X
申请日:2021-04-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/398
Abstract: 提供一种超导寄存器堆装置,包括m个寄存器组,每个寄存器组包括n个寄存器单元,其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端,用于接收写入控制信号的写入控制端,用于接收时钟信号的时钟输入端,以及用于将数据输出的数据输出端。其中,m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起;m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。
-
-
-
-
-
-
-
-
-